四分頻電路

Ⅰ 用D觸發器怎樣設計四分頻

首先要將D觸發器接成T'觸發器，信號接clk，這D觸發器就成二分頻電路。接下來只需用重復上述動作再接一級就是四分頻電路。

四分頻需要通過有分頻作用的電路結構，在時鍾每觸發4個周期時，電路輸出1個周期信號。比如用一個脈沖時鍾觸發一個計數器，計數器每計4個數就清零一次並輸出1個脈沖。那麼這個電路就實現了四分頻功能。

Verilog hdl用d觸發器實現4分頻的程序：

mole dff_4(clk,rst,clk_out);

input clk,rst;

output clk_out;

wire clk,rst;

reg clk_out;

reg q1,q2;

always @(posedge clk or negedge rst)

if(!rst)

begin

q1 <= 1'b0;

end

else

begin

q1 <= ~q1;

end

always @(posedge q1 or negedge rst)

if(!rst)

begin

q2 <= 1'b0;

clk_out <= 1'b0;

end

else

begin

q2 <= ~q2;

clk_out <= q2;

end

(1)四分頻電路擴展閱讀：

D觸發器的工作原理：

1）CP=0時，與非門G3和G4封鎖，其輸出Q3=Q4=1，觸發器的狀態不變。同時，由於Q3至Q5和Q4至Q6的反饋信號將這兩個門打開，因此可接收輸入信號D，Q5=D，Q6=Q5非=D非。

2）當CP由0變1時觸發器翻轉。這時G3和G4打開，它們的輸入Q3和Q4的狀態由G5和G6的輸出狀態決定。Q3=Q5非=D非，Q4=Q6非=D。由基本RS觸發器的邏輯功能可知，Q=Q3非=D。

3）觸發器翻轉後，在CP=1時輸入信號被封鎖。這是因為G3和G4打開後，它們的輸出Q3和Q4的狀態是互補的，即必定有一個是0，若Q3為0，則經G3輸出至G5輸入的反饋線將G5封鎖，即封鎖了D通往基本RS觸發器的路徑。

該反饋線起到了使觸發器維持在1狀態和阻止觸發器變為0狀態的作用，故該反饋線稱為置1維持線，置0阻塞線。Q4為0時，將G3和G6封鎖，D端通往基本RS觸發器的路徑也被封鎖。Q4輸出端至G6反饋線起到使觸發器維持在0狀態的作用，稱作置0維持線。

Q4輸出至G3輸入的反饋線起到阻止觸發器置1的作用，稱為置1阻塞線。因此，該觸發器常稱為維持-阻塞觸發器。

Ⅱ 四分頻音箱電路圖

四分頻音箱，不建議你自己去瞎折騰，再說一般情況也沒有這個必要，你如果專實在想玩四分頻音屬箱，你買成品的吧！分頻器這東西技術含量很高的，你做不好，會嚴重失真的，還有分頻點，喇叭的選擇，箱體容積，都控制的非常嚴格的。你如果非要去做，建議你把二分頻音箱配上超高音箱和低頻音箱試試吧！

Ⅲ 怎麼設計一個分頻器，可實現2分頻、4分頻、8分頻、16分頻輸出的電路

使用74LS161計數振盪器的輸出，不用設置復位和置數功能，計數器的輸出從低位到高位正好滿足2分頻、4分頻、8分頻、16分頻，分別接發光二極體即可。因為2,4,8,16正好是2的1,2,3,4次方。振盪器使用NE555搭建即可。

74LS161是常用的四位二進制可預置的同步加法計數器

74LS160 晶元是同步十進制計數器（直接清零）。

CD4060是14 級二進制串列計數器（分頻器/振盪器)各引腳功能如下：

1、12級分頻輸出

2、13級分頻輸出

3 、14級分頻輸出

4、6級分頻輸出(2的6次方=64分頻)

5、5級分頻輸出(2的5次方=32分頻)

6、7級分頻輸出 (以此類推)

7、4級分頻輸出 (2的4次方=16分頻)

從工作原理看，分頻器就是一個由電容器和電感線圈構成的濾波網。高音通道只讓高頻信號經過而阻止低頻信號；

低音通道正好相反，只讓低音經過而阻止高頻信號；中音通道則是一個帶通濾波器，除了一低一高兩個分頻點之間的頻率能夠經過，高頻成分和低頻成分都將被阻止。

(3)四分頻電路擴展閱讀：

功率分頻器設計：

功率分頻器設計在功率放大器之後，主要採用電容和電感元件組成，所以也被稱作是感容分頻器。因為電感和電容有濾波作用，通過電感和電容能夠實現低通和高通，最後達到分割頻率的目的。這類分頻器設置在音箱內部，通過LC濾波網路，將功放輸出的音頻信號分成高、中、低之後分別送至每一個發聲單元。

最簡單的功率分頻為電容分頻，就是在高音單元的後面串聯一個電容來實現分頻的方法。稍微復雜一些的可以在每一路中都使用電容和電感來達到更加精確的頻率分割效果。

但無論如何，功率分頻器安裝還是很簡單的，有源和無源的音箱均能夠適用。功率分頻在頻率分割後的頻段也是存在衰減現象的，衰減曲線的斜率一般會與濾波的次數有關。

但功率分頻器的缺點也比較明顯，它本身就消耗功率，會出現音頻谷點並產生交叉失真。另外功率分頻器的參數與揚聲器單元本身的阻抗擁有直接的關系，因為單元的阻抗是頻率的函數，與標稱值偏離很大，因此誤差很大，不利於調音，可能需要足夠的經驗和技術才能夠讓功率分頻實現好的效果。

功率分頻器設計在功率放大器之後，主要採用電容和電感元件組成，所以也被稱作是感容分頻器。因為電感和電容有濾波作用，通過電感和電容能夠實現低通和高通，最後達到分割頻率的目的。

這類分頻器設置在音箱內部，通過LC濾波網路，將功放輸出的音頻信號分成高、中、低之後分別送至每一個發聲單元。

最簡單的功率分頻為電容分頻，就是在高音單元的後面串聯一個電容來實現分頻的方法。稍微復雜一些的可以在每一路中都使用電容和電感來達到更加精確的頻率分割效果。

但無論如何，功率分頻器安裝還是很簡單的，有源和無源的音箱均能夠適用。功率分頻在頻率分割後的頻段也是存在衰減現象的，衰減曲線的斜率一般會與濾波的次數有關。

但功率分頻器的缺點也比較明顯，它本身就消耗功率，會出現音頻谷點並產生交叉失真。另外功率分頻器的參數與揚聲器單元本身的阻抗擁有直接的關系，因為單元的阻抗是頻率的函數，與標稱值偏離很大，因此誤差很大，不利於調音，可能需要足夠的經驗和技術才能夠讓功率分頻實現好的效果。

在功率放大器之後，主要採用電容和電感元件組成，所以也被稱作是感容分頻器。因為電感和電容有濾波作用，通過電感和電容能夠實現低通和高通，最後達到分割頻率的目的。

這類分頻器設置在音箱內部，通過LC濾波網路，將功放輸出的音頻信號分成高、中、低之後分別送至每一個發聲單元。

Ⅳ 利用D觸發器設計4分頻電路，設計步驟自擬

1、每個D觸發器的的輸入端均接該觸發器的Q`輸出端，下一態為現態的「反」。
2、CP輸入端版並聯，成為同步時序權電路。
Q3Q2Q1Q0的 初始態為0000，時序變化規律為：
0000→0001→0010→0011→0100………1110→1111→0000

Ⅳ 什麼是四分頻電路我沒學過啊。怎麼用plc設計四分頻電路

這個你可以不用轉這個牛角尖 這個程序在實際中沒有任何意義 都是學校和培訓版學校那裡講課的 。音箱權的高中低頻主要靠分頻器來區分。分頻器按分頻頻段可分二分頻、三分頻和四分頻。二分頻是將音頻信號的整個頻帶劃分為高頻和低頻兩個頻段；三分頻是將整個頻帶劃分成高頻、中頻和低頻三個頻段；四分頻將三分頻多劃分出一個超低頻段。

Ⅵ 分頻電路原理

1）從三極體構成電路看，因為存在發射極電阻，所以判斷三極體不工作在非線性區（飽和區、截內止區容），而是工作在線性區，就是對 Uo的交流分量進行放大，然後通過變壓器分離出交流分量，並整流濾波得到一個可方便測量的直流電壓；

那麼要滿足三極體工作在線性區的條件就是基極的靜態工作點電壓 Ubq，這個電壓是Uo的直流分量通過電阻Rb1、Rb2分壓所得；粗略計算就是

Uo（的直流分量）=Ubq*(Rb1+Rb2)/Rb1；

2）方波1經光耦和變壓器的隔離與放大，然後整流濾波得到 Uo，顯然通過參數設置可使得 Uo的大小與方波1的寬度或周期成正比，這樣的一個電壓實際上就是相當於在一個直流電壓上疊加了一個小小的交流電信號，如同穩壓源輸出端上的紋波，後級電路就是要放大並提取這個紋波信號以顯示；

因此，1）沒你題目說的什麼分頻作用；2）兩個方波信號沒有直接的邏輯運算關系，即不存在與或非等關系；

Ⅶ 數電，如何用分頻器實現2，4，6，8分頻，我不太懂原理啊。

用將輸入的模擬音頻信號分離成高音、中音、低音等不同部分，然後分別送入相應的高、中、低音喇叭單元中重放，即可實現分頻。

舉個例子，以6分頻為例，6000Hz的信號，經過6分頻之後變成1000Hz，處理的過程是，設計一個循環計數器，對輸入脈沖進行計數，計數規則是0-1-2-3-4-5-0-1-2-3-4-5-0-1-2-3-4-5-0……這種計數器每歸零一次給出一個溢出信號。就實現了6分頻。

從電路結構來看，分頻器本質上是由電容器和電感線圈構成的LC濾波網路，高音通道是高通濾波器，它只讓高頻信號通過而阻止低頻信號；低音通道正好相反，它只讓低音通過而阻止高頻信號。

(7)四分頻電路擴展閱讀：

分頻器的相關要求規定：

1、在實際的分頻器中，有時為了平衡高、低音單元之間的靈敏度差異，還要加入衰減電阻；另外，有些分頻器中還加入了由電阻、電容構成的阻抗補償網路，其目的是使音箱的阻抗曲線心理平坦一些，以便於功放驅動。

2、分頻器連接簡單，使用方便，但消耗功率，出現音頻谷點，產生交叉失真，它的參數與揚聲器阻抗有的直接關系，而揚聲器的阻抗又是頻率的函數，與標稱值偏離較大，因此誤差也較大，不利於調整。

3、分頻器將音頻弱信號進行分頻的設備，位於功率放大器前，分頻後再用各自獨立的功率放大器，把每一個音頻頻段信號給予放大，然後分別送到相應的揚聲器單元。

Ⅷ 用74LS74設計的二分頻，四分頻電路圖有哪些

11端與3端為原時鍾輸入端

5端與9端為變換後的時鍾輸出端 2端與6端聯接，8端與12端聯接 7端接電專源負極、14端接電源正極

分頻屬： 1，2，3，4，5，6為一組，8，9，10，11，12，13為一組 如果要得到二分頻，原時鍾需接3端或11端，5端或9端為變換後的時鍾輸出端

如果要得到四分頻，原時鍾需接3端並且5端接11端，9端為四分頻輸出端；或者是原時鍾接11端

Ⅸ Multisim模擬74LS74四分頻電路

1. 74系列TTL數字集成電路的工作電源電壓為5V，它的輸出電壓只能在0~5V范圍內。因此，輸專出波形就是這樣。

2. 而且屬，74系列TTL數字集成電路的輸入電壓也應在0~5V范圍內。因此，函數發生器XFG1的設置應該是：振幅2.5Vp、偏置2.5V，這樣信號波形的高、低電平分別為5V、0V。或用時鍾源（元件庫「Sources源」→「SIGNAL_VOLTAGE_SOURCES電壓信號源」→「CLOCK_VOLTAGE時鍾源」）作信號源。

Ⅹ 求用74LS74設計的二分頻，四分頻電路圖

CLK腳接輸入信號，Q非（即Q上有一橫杠的腳）接D腳，Q或Q非作輸出，這是二分頻電路，像這樣只用單級（一個D觸發器）就是二分頻，如果用兩級就是四分頻，用三級就是八分頻。

分頻： 1，2，3，4，5，6為一組，8，9，10，11，12，13為一組 如果要得到二分頻，原時鍾需接3端或11端，5端或9端為變換後的時鍾輸出端。如果要得到四分頻，原時鍾需接3端並且5端接11端，9端為四分頻輸出端；或者是原時鍾接11端。

(10)四分頻電路擴展閱讀：

最簡單的分頻就是二分頻，將聲音分為高頻和低頻，分頻點需要高於低音喇叭上限頻率的1/2，低於高音喇叭下限頻率的2倍，一般的分頻點在2K到5K之間。但是這樣分頻對低音照顧仍然不夠完善，因為低音為了獲得更好效果，往往需要單獨處理，並且揚聲器的切割失真對低音的影響也最大，因此近些年三分頻逐漸流行起來。

三分頻是將聲音分為低音、中音和高音，有兩個分頻點，低音分頻點一般在200Hz以下，或者120Hz，甚至更低，高音分頻點一般為2000Hz－6000Hz。此外也有少量的四分頻或者多分頻系統。顯然更多分頻數理論上更有利於聲音的還原，但過多的分頻點會造成整體成本上升，並且實際效果提升有限，因此常見的分頻數仍然是二分頻和三分頻。