邏輯電路素數

『壹』 求解一道數電題目～用一片74LS138和與非門設計一個BCD碼質數檢測電路，輸入大於1的素數時輸出

第一，可以體現作者的總體思路。提綱是由序碼和文字組成的一種邏輯圖表，是幫助作者考慮文章全篇邏輯構成的寫作設計圖。其優點在於，使作者易於掌握論文結構的全局，層次清楚，重點明確，簡明扼要，一目瞭然。[2]
第二，有利於論文前後呼應。有一個提綱，可以幫助我們樹立全局觀念，從整體出發，在檢驗每一個部分所佔的地位、所起的作用，相互間是否有邏輯聯系，每部分所佔的篇幅與其在全局中的地位和作用是否相稱，各個部分之間的比例是否恰當和諧，每一字、每一句、每一段、每一部分是否都為全局所需要，是否都絲絲入扣、相互配合，成為整體的有機組成部分，都能為展開論題服務。經過這樣的考慮和編寫，論文的結構才能統一而完整，很好地為表達論文的內容服務。
第三，有利於及時調整，避免大返工。在畢業論文的研究和寫作過程中，作者的思維活動是非常活躍的，一些不起眼的材料，從表面看來不相關的材料，經過熟悉和深思，常常會產生新的聯想或新的觀點，如果不認真編寫提綱，動起筆來就會被這種現象所干擾，不得不停下筆來重新思考，甚至推翻已寫的從頭來過;這樣，不僅增加了工作量，也會極大地影響寫作情緒。畢業論文提綱猶如工程的藍圖，只要動筆前把提綱考慮得周到嚴謹，多花點時間和力氣，搞得扎實一些，就能形成一個層次清楚、邏輯嚴密的論文框架，從而避免許多不必要的返工。另外，初寫論文的學生，如果把自己的思路先寫成提綱，再去請教他人，人家一看能懂，較易提出一些修改補充的意見，便於自己得到有效的指導。

『貳』 設計一個檢查一位十進制數（用8421碼表示）是否為質數的邏輯電路，要求當輸入（用ABCD表示）為質數時輸出F

這個很簡單。
首先你用四位二進制分別把0-9的數字列出來，然後在後面對應位置填F的值，是質數1，否則為0，這不真值表就不出來了嗎。
由真值表寫邏輯式，也可以直接畫卡諾圖，用卡諾圖化簡後用門電路實現即可。

『叄』 求具體過程！ 用與非門設計一個組合電路，輸入的是1位8421BCD碼，當輸入數字為素數時，輸出

很簡單啊一位8421的BCD碼只能表示0-9，0-9之間的素數只有2 3 5 7，8421BCD碼每個數字只有一種表現形式，2 3 5 7分別表示為0010 0011 0101 0111，判斷是否是這4個數字，判斷方法是應該是0的數位接非門，然後四個數位與在一起。再把四種判斷的結果或在一起。得到最終結果

『肆』 設計一個4位2進制素數檢測的電路要求只用與非門

使用邏輯比較電路很容易實現.
具體方法是用兩個四位邏輯比較電路,兩個比較器的數據輸入A並聯輸入,第一個B設定為2,第二個B設定為7,第一個Y(A＞B)與第二個Y(A＜B)與輸出就可以了.

『伍』 哎呀呀，我是弱智，1+1＝

小學算術
1+1=2
數字電路、計算機邏輯電路
1+1=1
生育
1+1>=3
計算機二進制中
1+1=10

哥德巴赫猜想：每個不小於 6 的偶數都是兩個奇素數之和,即「1+1」。

『陸』 設計一個電路,判斷四位二進制數是否為質數

把多個一位全加器級聯後就可以做成多位全加器。

依次將低位全加器的「進位輸出端」接到高位全加器的「進位輸入端」就可以。最終的結果是由最高位全加器的「進位輸出端」和每百一位全加器的「本位和輸出端」組成，從高位到低位依次讀出。比方說四位二進制加法器，結果就是五位數。

全加器是用門電路實現兩個二進制數相加並求出和的組合線路，稱為一位全加器。一位全加器可以處理低位進位，並輸出本位加法進位。

『柒』 用與非門設計一個組合邏輯電路,該電路輸入為一位十進制數的2421碼，當輸入的數為素數時，輸出F為1，否則為0

一位數的素數，只有2,3,5,7，給你個參考圖

『捌』 用與非門設計一個組合電路，輸入為一位十進制的8421bcd碼，當輸入的數字是素數時，輸出f為1，否則為0

這個應該挺簡單的吧！從0到9的素數有2、3、5、7，輸入分別為0000到1001，F依次為0011010100，然後再根據真值表列寫邏輯表達式，最後再畫邏輯電路圖

『玖』 設計一組合邏輯電路，輸入為一位8421bcd碼十進制數，當該數為素數時，輸出為1 ，用與或非門實現該電路。

用與或非門電路，還是可用與、或、非、門電路？
一位數的素數，只有2,3,5,7，給你個參考圖

『拾』 設計組合電路，電路的輸入為1位十進制數的8421BCD碼，當輸入的十進制數為素數時，輸出為1，否則

真值表

多給點分吧，累死了