定製電路

㈠ 請解釋全定製集成電路的概念，它有什麼優缺點

全新定製集成電路優點，更加貼近顧客需求，缺點投入精力較大。有家波光芯城就解決了這個問題。你可以上去看看

㈡ 定製IC設計，什麼是定製IC設計

專用集成電路抄是按用戶的具體要求(如功能、性能或技術等)，為用戶的特定系統定製的集成電路。專用集成電路分為兩類：一是全定製集成電路按規定的功能、性能要求，對電路的結構布局、布線均進行專門的最優化設計，以達到晶元的最佳利用。這樣製作的集成電路稱為全定製電路。二是半定製集成電路由廠家提供一定規格的功能塊，如門陣列、標准單元、可編程邏輯器件等，按用戶要求利用專門設計的軟體進行必要的連，從而設計出所需要的專用集成電路，稱為半定製電路。

㈢ 定製集成電路的簡介

按用戶需求而設計製作的集成電路(ASIC)應運而生，按製作方式可分為全定製集成電路和半定製集成電路。
全定製集成電路是按照預期功能和技術指標而專門設計製成的集成電路，製造周期長、成本高，製成後不易修改，但性能比較理想，晶元面積小，集成度高。
半定製集成電路的設計分為基於標准單元的設計方法和基於門陣列的設計方法。基於標准單元的設計方法是：將預先設計好的、稱為標准單元的邏輯單元，如與門、或門、多路開關、觸發器等，按照某種特定的規則排列，與預先設計好的大型單元一起組成ASIC。基於標准單元的ASIC又稱為CBIC(Cell based IC)；基於門陣列的設計方法是在預先制定的具有晶體管陣列的基片或母片上通過掩膜互連的方法完成專用集成電路設計。半定製集成電路製法很多，其中的門陣列法是先將標准電路單元如門電路加工成半成品（門陣列、門海等），然後按用戶的技術要求進行設計，將晶元上的各標准電路單元連成各種功能電路，進而連成所要的大規模集成電路。採用此法，從預制的半成品母片出發，藉助計算機輔助設計系統 ，只須完成一 、兩塊連線用的掩膜版再進行後工序加工，即可得到預期的電路。。因此研製周期大大縮短 、成本降低、修改設計方便，宜於大批量生產。缺點是晶元面積利用率低，性能不如全定製集成電路 。

㈣ 集成電路定製那裡可以

很多公司除了開發自己的產品，也可以根據客戶的需求定製IC，關鍵是需要有量，而且最好你出開發費。注意：集成電路門類很廣，對於一個公司來說只能在某個領域擅長，所以你找設計公司要看他們現有產品和你的產品是否類似。

㈤ 定製集成電路的設計和製作方法

按照用戶需要而專門設計製作的集成電路。定製集成電路有別於已經大量生產並標准化的通用集成電路。通用集成電路並不能滿足全部用戶的需要，研製新的電子系統常常需要各種各樣具有特殊功能或特殊技術指標的集成電路。
解決這個問題的途徑通常有三：①用中、小規模集成電路和分立元件組合成新電路；②利用標准微處理器或微控制器編制軟體的辦法來實現所要求新電路的功能；③定製集成電路。其中定製集成電路已經成為集成電路發展的一個重要方面。定製集成電路按製作方式分為全定製集成電路和半定製集成電路。 採用這種方法設計定製集成電路要使用計算機輔助設計系統。事先將各種典型功能的單元電路設計好，並存進計算機的存儲器內備用。設計定製集成電路時,可按需要將其調出顯示在熒光屏上,用光筆或鍵盤進行編輯，組成符合要求的集成電路，並用計算機對此電路的參量進行模擬計算。在得到符合要求的設計後，配合圖形發生器製作掩模版，並轉入晶元工藝加工。由於設計的全過程都借用計算機,效率很高,可節省大量人力和時間，制出的電路技術性能也比較理想。但是，這種方法必須有較好的計算機輔助設計系統，還要預先儲備具有各種功能的單元電路才能實現。
設計電路版圖時，為便於布局和布線，各種功能的單元電路版圖都採用同一高度（寬度可不相同），以便於在設計電路時將所需的單元電路象積木塊似的組合在一起，再在布線通道中互連，形成預期的定製集成電路。這種設計法稱為標准單元設計法或多單元設計法，亦稱積木塊式設計法。用這種方法製作的集成電路，在工藝加工方面與全定製集成電路相似，所以又稱「假全定製集成電路」。 利用已有的可編程序邏輯陣列 （PLA）電路也可改制為所需的定製集成電路。由於可編程序邏輯陣列電路的掩模版是可編程序的，定製這類集成電路時，只須按要求改變一塊連接線的掩模版，再進行後步工序加工即可。此項工作也可藉助於計算機輔助設計系統，以節省人力和時間。這種電路測試容易，修改設計或改變電路功能也很方便。但制出的集成電路速度不高，晶元上元件利用率也不高，制出新的電路在功能與性能上不可能有很大的改變。這種方法常用於數字電路系統中的控制邏輯部分。
參考書目 SaburoMurogo, VLSI Design, John Wiley & Sons,New York,1982.

㈥ 全定製集成電路發展前景

全定製集成電路的前景比較好的，現在一些有眼光的企業開始大量使用這種方式，主要有以下優點：
1、成本低。一般的集成電路如普通的數字電路，集成電路的成本大概是1元/片，如果是大批量定製，可以實現比較復雜的控制功能，且成本可以降低到幾分錢/片。
2、安全保密性好。通用集成電路很容易被人復制使用，使得公司的技術機密外溢，產品被盜版。而定製集成電路盜版的成本相當高，定製件不在市場流通，很難購買到。
不過，定製集成電路比較適合有穩定產品的企業，如果產品類型換得很頻繁，這種方式不適合（或者由開發公司承擔這方面成本），但這方面的設計企業比較少，跳槽不是那麼容易。

㈦ 定製集成電路的半定製集成電路的相關術語和定義

(1)半定製集成電路(semicustom integratedcircuit)
由預特徵化的線路、單元和宏單元組成的一種集成電路，它能在專自動晶元版圖設屬計過程中被調用，從而形成一個專用電路 。
(2)門陣列(gate array)
包含一種電路元件固定拓撲結構的集成電路，用於形成宏單元和宏功能，也可互連完成一個邏輯功能 。
(3)標准單元(standard cell)
由承製方所建立固定物理的和電氣特性的一種單元 。
(4)基本單元(basic cell)
為了便於集成，由一些晶體管和無源元件組成的單元 。
(5)宏單元(macro)
具有特定電氣連接的單元的集成，它的特性源於它的組成單元的特性。
註：這個定義包括了超級集成，它由一個或多個預特徵化的大型單元或宏單元組成 。

㈧ 定製集成電路的介紹

定製集成電路是按用戶需要而專門設計製作的集成電路。簡稱ASIC。大量生產並標准化的通用集成電路一般不能滿足全部用戶的需要，研製新的電子系統常需各種具有特殊功能或特殊技術指標的集成電路。定製集成電路是解決這個問題的重要途徑之一，是集成電路發展的一個重要方面。

㈨ 定製集成電路的半定製集成電路的設計實現

(1)庫
應給出庫的版本，所有單元和宏單元的庫應按照下列幾項加以描述：
—每個單元電路的圖形符號；
—功能描述(例如邏輯圖、真值表）；
—所有相關靜態和動態電特性，包括輸出負載能力、輸入負載因子、靜態和動態功耗等；
—詳細電路圖，包括晶體管尺寸；
—帶有全部獨特結構的單元版圖設計；
—根據幾何、功能、電氣和時序檢查來描述單元庫模擬驗證 。
(2)計算機輔助工程(CAE)設計硬體
應給出CAE硬體（例如工作站、操作系統及其版本號、存儲器要求、區域網、主機等)的描述和結構列表 。
(3) CAE設計軟體
給出軟體包的列表，包括名稱、版本、製造廠、描述語言、數據格式等。CAE系統將包括下面部分或所有的工具，對它們所包含的內容並不加限制 。
a.電路圖輸入
使用能以特定格式產生網表的圖形編輯器將半定製IC的電路圖輸入到CAE系統中 。
b.綜合
電路圖能從半定製IC的功能描述或通過特定編譯器編譯的功能模塊(例如布爾方程)中產生。編譯器必須產生一種特定格式的電路圖信息，且被CAE系統的其他工具所接收。綜合工具也應該包括工藝拓撲結構方面的內容 。
c.模擬
半定製IC的功能可以用一個模擬程序來驗證,該模擬程序接受表徵設計的輸入網表，還接受表徵應用的一系列測試向量。電路的邏輯響應和交流性能，在布局布線前用預估負載，而在布局布線後用從版圖中提取的負載並進行反標注，能在不同的測試條件(最好情況、典型情況、最壞情況)下進行評價 。
d.時序分析
傳輸延遲由一個程序來決定，該程序能將沿所有信號通道的帶負載的獨立元件的延遲疊加起來，且能報告用戶建立的判據 。
e.工程規則檢查
為確定半定製IC是否能夠投入生產，工藝(例如某些並行或「線或」連接的輸出埠，某些電源電壓引出端等)採用的設計准則的兼容性，均由包含承製方要求的檢查程序驗證(這種工具通常由承製方提供） 。
f.可測性設計檢查
通過特定的軟體工具可以檢測包含測試策略(如掃描通道、LSSD、邊界掃描等)的設計結構的兼容性 。
g.自動測試圖形生成
用於產生測試程序的圖形可以通過在格式上與C A E系統中其他工具兼容的特定工具產生 。
h.故障分級
故障分級是對半定製IC設計中那些被電子測試程序讀取和激活的節點的統計評估。在半定製IC用戶和承製方之間就能接受的最小故障覆蓋值達成一致 。
i.版圖(布局布線）
將半定製IC中的庫單元布局在矽片的表面，並用專門的版圖設計程序連接。這些程序將產生關於版圖設計的信息，其格式與生產工具兼容 。
j.設計規則檢查
可由專用程序檢查受到製造約束(例如在矽片上可實現的最小幾何圖形及其間的最小間距等)的版圖設計的正確性。並將可能出現的錯誤信息和警告文件化 。