如何用觸發器構成時鍾同步電路

Ⅰ 如何用JK觸發器構成8分頻電路急 急！！！！！！！

用於N=2-4分頻比的來電路，常用雙自D-FF或雙JK-FF器件來構成，分頻比n4的電路，則常採用計數器（如可預置計數器）來實現更為方便，一般無需再用單個FF來組合。
下圖的分頻電路輸出占空比均為50%，可用D-FF，也可用JK-FF來組成，用JK-FF構成分頻電路容易實現並行式同步工作，因而適合於較高頻的應用場合。而FF中的引腳R、S(P)等引腳如果不使用，則必須按其功能要求連接到非有效電平的電源或地線上。

Ⅱ 如何用jk觸發器和門電路設計一個按自然態序進行計數的五進制同步加法計數器

答案如下如所示：

(2)如何用觸發器構成時鍾同步電路擴展閱讀：

同步計數器指的是被測量累計值，其特點是大大提高了計數器工作頻率，相對應的是非同步計數器。 對於同步計數器，由於時鍾脈沖同時作用於各個觸發器，克服了非同步觸發器所遇到的觸發器逐級延遲問題

於是大大提高了計數器工作頻率，各級觸發器輸出相差小，解碼時能避免出現尖峰；但是如果同步計數器級數增加，就會使得計數脈沖的負載加重。

計數器主要由觸發器構成。若按觸發器 的翻轉的次序來分類，可以把計數器分為同 步式和非同步式。在同步計數器中，當計數脈 沖輸入時所有觸發器是同時翻轉的；

而在異 步計數器中，各級觸發器則不是同時翻轉 的。若按計數過程中計數器中數字的增減來 分類，可以分為加法計數器，減法計數器和 可逆計數器（亦稱加減計數器）。

加法計數器 是隨著計數脈沖的不斷輸入而遞增計數的； 減法計數器是隨著計數脈沖的不斷輸入而遞 減計數的；可增可減的稱可逆計數器。

Ⅲ 什麼是同步與非同步時序邏輯電路

1.同步時序電路：同步時序電路是指各觸發器的時鍾端全部連接在一起,並接系統時鍾端;只有當時鍾脈沖到來時,電路的狀態才能改變;改變後的狀態將一直保持到下一個時鍾脈沖的到來,此時無論外部輸入x有無變化;狀態表中的每個狀態都是穩定的.
2.非同步時序電路：非同步時序電路是指電路中除以使用帶時鍾的觸發器外,還可以使用不帶時鍾的觸發器和延遲元件作為存儲元件;電路中沒有統一的時鍾;電路狀態的改變由外部輸入的變化直接引起.可將非同步時序邏輯電路分為脈沖非同步時序電路和電平非同步時序電路.

Ⅳ 同步觸發器和非同步觸發器的主要區別是

答案是C。兩者主要在是否受CP控制、是否有時鍾以及是否是用同一個時鍾脈沖信號等三方面存在區別。

一、是否受CP控制

同步觸發器：同步觸發器受CP控制。

非同步觸發器：非同步觸發器不受CP控制。

二、是否有時鍾

同步觸發器：同步觸發器有時鍾。

非同步觸發器：非同步觸發器沒有時鍾。

三、是否是用同一個時鍾脈沖信號

同步觸發器：多個觸發器用同一個時鍾脈沖信號。

非同步觸發器：多個觸發器用不同的時鍾脈沖信號。

(4)如何用觸發器構成時鍾同步電路擴展閱讀

與常規RS觸發器相比，同步RS觸發器多出一個端子，稱為時鍾信號輸入端支結構可以使同步RS觸發器根據時鍾脈沖時序改變輸出狀態。

當輸入端(S、R)狀態發生變化.同時只有時鍾信號輸入端有方波信號時，同步RS觸發器狀態才會發生改變。即在時鍾脈沖下降沿時，觸發器才會按照輸入狀態改變輸出狀態,反之亦然。

非同步觸發器是最常用的一種觸發器。

UpdatePanel的每個子控制項默認都是一個非同步觸發器。這說明，與這些控制項交互所導致的回送會替換為非同步回送，將要求UpdatePanel渲染其內容。

AsyncPostBackTrigger有兩個屬性。第一個屬性是ControlID，這是產生事件的控制項的ID。第二個屬性EventName可選，可以想見，這是導致非同步回送的控制項事件的事件名稱。

如果EventName未初始化，默認為控制項最常見的事件（例如，對於按鈕控制項則是click事件）。

Ⅳ 如何用JK觸發器構成D觸發器 電路圖

將J、K端接電源+，用時鍾端作為D觸發器的觸發端。

Ⅵ 如何用JK觸發器構成D觸發器 電路圖 郵箱[email protected]

你看一下RS觸發器是怎麼構成D觸發器的就知道了，JK和RS是一樣的，不同的是多了一個翻轉功能和輸出會慢一個時鍾而已，你就把J當是S，K當是R就得了。

Ⅶ 由D觸發器和JK觸發器組成時序電路如圖所示

時序電路是由觸發器和組合電路構成的，FM18L08-70-SG時序電路具有反饋支路，電路的輸出與當時的輸入以及以前的狀態有關。
    (2)觸發器有RS、D、JK等幾種類型，觸發方式分為上升沿和下降沿兩種，觸發器均有專門的置數和清零端。
    (3)描述觸發器功能的有特徵方程、狀態表、狀態圖、時序圖等工具。
    (4) JK觸發器具有置O、置1、計數、保持4種功能，是觸發器中功能最全的。D觸發器用方便，常用作寄存器。用觸發器可以組成各種時序電路。
    (5)時序電路根據電路中的時鍾形式不同而分為非同步電路和同步電路。由於同步電路的速度相對較快，應用比較廣泛。時序電路主要有：計數器、寄存器、序列產生器、序列檢測器等。
    (6)對時序電路可進行迓輯分析或根據實際要求設計出電路，各種時序邏輯電路設計主要採用集成器件，主要集成時序器件是計數器和移位寄存器。
    (7)常用集成計數器分為同步和非同步兩類，根據進制不同又分為二進制計數器、十進制計數器和任意進制計數器。集成計數器使用清零端或置數端，採用反饋清零法或反饋置數法可以方便實現任意進制計數。
    (8)寄存器可分為數據寄存器和移位寄存器。移位寄存器既能接收、存儲數據，又可將數據按一定方式移動。

Ⅷ 怎麼用觸發器獲取系統時間，用於加密一些東西

3)按計數增減分:加法計數器,減法計數器,加/減法計數器. 7.3.1 非同步計數器 一,非同步二進制計數器 1,非同步二進制加法計數器 分析圖7.3.1 由JK觸發器組成的4位非同步二進制加法計數器. 分析方法:由邏輯圖到波形圖(所有JK觸發器均構成為T/ 觸發器的形式,且後一級觸發器的時鍾脈沖是前一級觸發器的輸出Q),再由波形圖到狀態表,進而分析出其邏輯功能. 2,非同步二進制減法計數器 減法運算規則:0000-1時,可視為(1)0000-1=1111;1111-1=1110,其餘類推. 注:74LS163的引腳排列和74LS161相同,不同之處是74LS163採用同步清零方式. (2)CT74LS161的邏輯功能 ①=0時非同步清零.C0=0 ②=1,=0時同步並行置數. ③==1且CPT=CPP=1時,按照4位自然二進制碼進行同步二進制計數. ④==1且CPT·CPP=0時,計數器狀態保持不變. 4,反饋置數法獲得N進制計數器 方法如下: ·寫出狀態SN-1的二進制代碼. ·求歸零邏輯,即求置數控制端的邏輯表達式. ·畫連線圖. (集成計數器中,清零,置數均採用同步方式的有74LS163;均採用非同步方式的有74LS193,74LS197,74LS192;清零採用非同步方式,置數採用同步方式的有74LS161,74LS160;有的只具有非同步清零功能,如CC4520,74LS190,74LS191;74LS90則具有非同步清零和非同步置9功能.等等) 試用CT74LS161構成模小於16的N進制計數器 5,同步二進制加/減計數器 二,同步十進制加法計數器 8421BCD碼同步十進制加法計數器電路分析 三,集成同計數器 1,集成十進制同步加法計數器CT74LS160 (1)CT74LS160的引腳排列和邏輯功能示意圖 圖7.3.3 CT74LS160的引腳排列圖和邏輯功能示意圖 (2)CT74LS160的邏輯功能 ①=0時非同步清零.C0=0 ②=1,=0時同步並行置數. ③==1且CPT=CPP=1時,按照BCD碼進行同步十進制計數. ④==1且CPT·CPP=0時,計數器狀態保持不變. 2.集成十進制同步加/減計數器CT74LS190 其邏輯功能示意圖如教材圖7.3.15所示.功能如教材表7.3.10所示. 集成計數器小結: 集成十進制同步加法計數器74160,74162的引腳排列圖,邏輯功能示意圖與74161,74163相同,不同的是,74160和74162是十進制同步加法計數器,而74161和74163是4位二進制(16進制)同步加法計數器.此外,74160和74162的區別是,74160採用的是非同步清零方式,而74162採用的是同步清零方式. 74190是單時鍾集成十進制同步可逆計數器,其引腳排列圖和邏輯功能示意圖與74191相同.74192是雙時鍾集成十進制同步可逆計數器,其引腳排列圖和邏輯功能示意圖與74193相同. 7.3.3 利用計數器的級聯獲得大容量N進制計數器 計數器的級聯是將多個計數器串接起來,以獲得計數容量更大的N進制計數器. 1,非同步計數器一般沒有專門的進位信號輸出端,通常可以用本級的高位輸出信號驅動下一級計數器計數,即採用串列進位方式來擴展容量. 舉例:74LS290 (1)100進制計數器 (2)64進制計數器 2,同步計數器有進位或借位輸出端,可以選擇合適的進位或借位輸出信號來驅動下一級計數器計數.同步計數器級聯的方式有兩種,一種級間採用串列進位方式,即非同步方式,這種方式是將低位計數器的進位輸出直接作為高位計數器的時鍾脈沖,非同步方式的速度較慢.另一種級間採用並行進位方式,即同步方式,這種方式一般是把各計數器的CP端連在一起接統一的時鍾脈沖,而低位計數器的進位輸出送高位計數器的計數控制端. 舉例:74161 (1)60進制 (2)12位二進制計數器(慢速計數方式) 12位二進制計數器(快速計數方式) 7.4 寄存器和移位寄存器 寄存器是由具有存儲功能的觸發器組合起來構成的.一個觸發器可以存儲1位二進制代碼,存放n位二進制代碼的寄存器,需用n個觸發器來構成. 按照功能的不同,可將寄存器分為基本寄存器和移位寄存器兩大類.基本寄存器只能並行送入數據,需要時也只能並行輸出.移位寄存器中的數據可以在移位脈沖作用下依次逐位右移或左移,數據既可以並行輸入,並行輸出,也可以串列輸入,串列輸出,還可以並行輸入,串列輸出,串列輸入,並行輸出,十分靈活,用途也很廣. 7.4.1 基本寄存器 概念:在數字電路中,用來存放二進制數據或代碼的電路稱為寄存器. 1,單拍工作方式基本寄存器 無論寄存器中原來的內容是什麼,只要送數控制時鍾脈沖CP上升沿到來,加在並行數據輸入端的數據D0～D3,就立即被送入進寄存器中,即有: 2.雙拍工作方式基本寄存器 (1)清零.CR=0,非同步清零.即有: (2)送數.CR=1時,CP上升沿送數.即有: (3)保持.在CR=1,CP上升沿以外時間,寄存器內容將保持不變. 7.4.2 移位寄存器 1.單向移位寄存器 四位右移寄存器: 時鍾方程: 驅動方程: 狀態方程: 右移位寄存器的狀態表: 輸入 現態 次態 說明 Di CP 1 ↑ 1 ↑ 1 ↑ 1 ↑ 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 連續輸入4個1 單向移位寄存器具有以下主要特點: 單向移位寄存器中的數碼,在CP脈沖操作下,可以依次右移或左移. n位單向移位寄存器可以寄存n位二進制代碼.n個CP脈沖即可完成串列輸入工作,此後可從Q0～Qn-1端獲得並行的n位二進制數碼,再用n個CP脈沖又可實現串列輸出操作. 若串列輸入端狀態為0,則n個CP脈沖後,寄存器便被清零. 2.雙向移位寄存器 M=0時右移 M=1時左移 3.集成雙向移位寄存器74LS194 CT74LS194的引腳排列圖和邏輯功能示意圖: CT74LS194的功能表: 工作狀態 0 × × × 1 0 0 × 1 0 1 ↑ 1 1 0 ↑ 1 1 1 × 非同步清零 保 持 右 移 左 移 並行輸入 7.4.3 移位寄存器的應用 一,環形計數器 1,環形計數器是將單向移位寄存器的串列輸入端和串列輸出端相連, 構成一個閉合的環. 結構特點:,即將FFn-1的輸出Qn-1接到FF0的輸入端D0. 工作原理:根據起始狀態設置的不同,在輸入計數脈沖CP的作用下,環形計數器的有效狀態可以循環移位一個1,也可以循環移位一個0.即當連續輸入CP脈沖時,環形計數器中各個觸發器的Q端或端,將輪流地出現矩形脈沖. 實現環形計數器時,必須設置適當的初態,且輸出Q3Q2Q1Q0端初始狀態不能完全一致(即不能全為"1"或"0"),這樣電路才能實現計數, 環形計數器的進制數N與移位寄存器內的觸發器個數n相等,即N=n 2,能自啟動的4位環形計數器 狀態圖: 由74LS194構成的能自啟動的4位環形計數器 時序圖 二,扭環形計數器 1,扭環形計數器是將單向移位寄存器的串列輸入端和串列反相輸出端相連,構成一個閉合的環. 實現扭環形計數器時,不必設置初態.扭環形計數器的進制數 N與移位寄存器內的觸發器個數n滿足N=2n的關系 結構特點為:,即將FFn-1的輸出接到FF0的輸入端D0. 狀態圖: 2,能自啟動的4位扭環形計數器 7.4.4 順序脈沖發生器 在數字電路中,能按一定時間,一定順序輪流輸出脈沖波形的電路稱為順序脈沖發生器. 順序脈沖發生器也稱脈沖分配器或節拍脈沖發生器,一般由計數器(包括移位寄存器型計數器)和解碼器組成.作為時間基準的計數脈沖由計數器的輸入端送入,解碼器即將計數器狀態譯成輸出端上的順序脈沖,使輸出端上的狀態按一定時間,一定順序輪流為1,或者輪流為0.前面介紹過的環形計數器的輸出就是順序脈沖,故可不加解碼電路即可直接作為順序脈沖發生器. 一,計數器型順序脈沖發生器 計數器型順序脈沖發生器一般用按自然態序計數的二進制計數器和解碼器構成. 舉例:用集成計數器74LS163和集成3線-8線解碼器74LS138構成的8輸出順序脈沖發生器. 二,移位型順序脈沖發生器 ◎移位型順序脈沖發生器由移位寄存器型計數器加解碼電路構成.其中環形計數器的輸出就是順序脈沖,故可不加解碼電路就可直接作為順序脈沖發生器. ◎時序圖: ◎由CT74LS194構成的順序脈沖發生器 見教材P233的圖7.4.6和圖7.4.7 7.5 同步時序電路的設計(略) 7.6 數字系統一般故障的檢查和排除(略) 本章小結 計數器是一種應用十分廣泛的時序電路,除用於計數,分頻外,還廣泛用於數字測量,運算和控制,從小型數字儀表,到大型數字電子計算機,幾乎無所不在,是任何現代數字系統中不可缺少的組成部分. 計數器可利用觸發器和門電路構成.但在實際工作中,主要是利用集成計數器來構成.在用集成計數器構成N進制計數器時,需要利用清零端或置數控制端,讓電路跳過某些狀態來獲得N進制計數器. 寄存器是用來存放二進制數據或代碼的電路,是一種基本時序電路.任何現代數字系統都必須把需要處理的數據和代碼先寄存起來,以便隨時取用. 寄存器分為基本寄存器和移位寄存器兩大類.基本寄存器的數據只能並行輸入,並行輸出.移位寄存器中的數據可以在移位脈沖作用下依次逐位右移或左移,數據可以並行輸入,並行輸出,串列輸入,串列輸出,並行輸入,串列輸出,串列輸入,並行輸出. 寄存器的應用很廣,特別是移位寄存器,不僅可將串列數碼轉換成並行數碼,或將並行數碼轉換成串列數碼,還可以很方便地構成移位寄存器型計數器和順序脈沖發生器等電路. 在數控裝置和數字計算機中,往往需要機器按照人們事先規定的順序進行運算或操作,這就要求機器的控制部分不僅能正確地發出各種控制信號,而且要求這些控制信號在時間上有一定的先後順序.通常採取的方法是,用一個順序脈沖發生器來產生時間上有先後順序的脈沖,以控制系統各部分協調地工作. 順序脈沖發生器分計數型和移位型兩類.計數型順序脈沖發生器狀態利用率高,但由於每次CP信號到來時,可能有兩個或兩個以上的觸發器翻轉,因此會產生競爭冒險,需要採取措施消除.移位型順序脈沖發生器沒有競爭冒險問題,但狀態利用率低. 由JK觸發器組成的4位非同步二進制減法計數器的工作情況分析略. 二,非同步十進制加法計數器 由JK觸發器組成的非同步十進制加法計數器的由來:在4位非同步二進制加法計數器的基礎上經過適當修改獲得. 有效狀態:0000——1001十個狀態;無效狀態:1010～1111六個狀態. 三,集成非同步計數器CT74LS290 為了達到多功能的目的,中規模非同步計數器往往採用組合式的結構,即由兩個獨立的計數來構成整個的計數器晶元.如: 74LS90(290):由模2和模5的計數器組成; 74LS92 :由模2和模6的計數器組成; 74LS93 :由模2和模8的計數器組成. 1.CT74LS290的情況如下. (1)電路結構框圖和邏輯功能示意圖 (2)邏輯功能 如下表7.3.1所示. 注:5421碼十進制計數時,從高位到低位的輸出為. 2,利用反饋歸零法獲得N(任意正整數)進制計數器 方法如下: (1)寫出狀態SN的二進制代碼. (2)求歸零邏輯(寫出反饋歸零函數),即求非同步清零端(或置數控制端)信號的邏輯表達式. (3)畫連線圖. 舉例:試用CT74LS290構成模小於十的N進制計數器. CT74LS290則具有非同步清零和非同步置9功能.講解教材P215的[例7.3.1]. 注:CT74LS90的功能與CT74LS290基本相同. 7.3.2 同步計數器 一,同步二進制計數器 1.同步二進制加法計數器 2,同步二進制減法計數器 3,集成同步二進制計數器CT74LS161 (1)CT74LS161的引腳排列和邏輯功能示意圖 注:74LS163的引腳排列和74LS161相同,不同之處是74LS163採用同步清零方式. (2)CT74LS161的邏輯功能 ①=0時非同步清零.C0=0 ②=1,=0時同步並行置數. ③==1且CPT=CPP=1時,按照4位自然二進制碼進行同步二進制計數. ④==1且CPT·CPP=0時,計數器狀態保持不變. 4,反饋置數法獲得N進制計數器 方法如下: ·寫出狀態SN-1的二進制代碼. ·求歸零邏輯,即求置數控制端的邏輯表達式. ·畫連線圖. (集成計數器中,清零,置數均採用同步方式的有74LS163;均採用非同步方式的有74LS193,74LS197,74LS192;清零採用非同步方式,置數採用同步方式的有74LS161,74LS160;有的只具有非同步清零功能,如CC4520,74LS190,74LS191;74LS90則具有非同步清零和非同步置9功能.等等) 試用CT74LS161構成模小於16的N進制計數器 5,同步二進制加/減計數器 二,同步十進制加法計數器 8421BCD碼同步十進制加法計數器電路分析 三,集成同計數器 1,集成十進制同步加法計數器CT74LS160 (1)CT74LS160的引腳排列和邏輯功能示意圖 圖7.3.3 CT74LS160的引腳排列圖和邏輯功能示意圖 (2)CT74LS160的邏輯功能 ①=0時非同步清零.C0=0 ②=1,=0時同步並行置數. ③==1且CPT=CPP=1時,按照BCD碼進行同步十進制計數. ④==1且CPT·CPP=0時,計數器狀態保持不變. 2.集成十進制同步加/減計數器CT74LS190 其邏輯功能示意圖如教材圖7.3.15所示.功能如教材表7.3.10所示. 集成計數器小結: 集成十進制同步加法計數器74160,74162的引腳排列圖,邏輯功能示意圖與74161,74163相同,不同的是,74160和74162是十進制同步加法計數器,而74161和74163是4位二進制(16進制)同步加法計數器.此外,74160和74162的區別是,74160採用的是非同步清零方式,而74162採用的是同步清零方式. 74190是單時鍾集成十進制同步可逆計數器,其引腳排列圖和邏輯功能示意圖與74191相同.74192是雙時鍾集成十進制同步可逆計數器,其引腳排列圖和邏輯功能示意圖與74193相同. 7.3.3 利用計數器的級聯獲得大容量N進制計數器 計數器的級聯是將多個計數器串接起來,以獲得計數容量更大的N進制計數器. 1,非同步計數器一般沒有專門的進位信號輸出端,通常可以用本級的高位輸出信號驅動下一級計數器計數,即採用串列進位方式來擴展容量. 舉例:74LS290 (1)100進制計數器 (2)64進制計數器 2,同步計數器有進位或借位輸出端,可以選擇合適的進位或借位輸出信號來驅動下一級計數器計數.同步計數器級聯的方式有兩種,一種級間採用串列進位方式,即非同步方式,這種方式是將低位計數器的進位輸出直接作為高位計數器的時鍾脈沖,非同步方式的速度較慢.另一種級間採用並行進位方式,即同步方式,這種方式一般是把各計數器的CP端連在一起接統一的時鍾脈沖,而低位計數器的進位輸出送高位計數器的計數控制端. 舉例:74161 (1)60進制 (2)12位二進制計數器(慢速計數方式) 12位二進制計數器(快速計數方式) 7.4 寄存器和移位寄存器 寄存器是由具有存儲功能的觸發器組合起來構成的.一個觸發器可以存儲1位二進制代碼,存放n位二進制代碼的寄存器,需用n個觸發器來構成. 按照功能的不同,可將寄存器分為基本寄存器和移位寄存器兩大類.基本寄存器只能並行送入數據,需要時也只能並行輸出.移位寄存器中的數據可以在移位脈沖作用下依次逐位右移或左移,數據既可以並行輸入,並行輸出,也可以串列輸入,串列輸出,還可以並行輸入,串列輸出,串列輸入,並行輸出,十分靈活,用途也很廣. 7.4.1 基本寄存器 概念:在數字電路中,用來存放二進制數據或代碼的電路稱為寄存器. 1,單拍工作方式基本寄存器 無論寄存器中原來的內容是什麼,只要送數控制時鍾脈沖CP上升沿到來,加在並行數據輸入端的數據D0～D3,就立即被送入進寄存器中,即有: 2.雙拍工作方式基本寄存器 (1)清零.CR=0,非同步清零.即有: (2)送數.CR=1時,CP上升沿送數.即有: (3)保持.在CR=1,CP上升沿以外時間,寄存器內容將保持不變. 7.4.2 移位寄存器 1.單向移位寄存器 四位右移寄存器: 時鍾方程: 驅動方程: 狀態方程: 右移位寄存器的狀態表: 輸入 現態 次態 說明 Di CP 1 ↑ 1 ↑ 1 ↑ 1 ↑ 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 連續輸入4個1 單向移位寄存器具有以下主要特點: 單向移位寄存器中的數碼,在CP脈沖操作下,可以依次右移或左移. n位單向移位寄存器可以寄存n位二進制代碼.n個CP脈沖即可完成串列輸入工作,此後可從Q0～Qn-1端獲得並行的n位二進制數碼,再用n個CP脈沖又可實現串列輸出操作. 若串列輸入端狀態為0,則n個CP脈沖後,寄存器便被清零. 2.雙向移位寄存器 M=0時右移 M=1時左移 3.集成雙向移位寄存器74LS194 CT74LS194的引腳排列圖和邏輯功能示意圖: CT74LS194的功能表: 工作狀態 0 × × × 1 0 0 × 1 0 1 ↑ 1 1 0 ↑ 1 1 1 × 非同步清零 保 持 右 移 左 移 並行輸入 7.4.3 移位寄存器的應用 一,環形計數器 1,環形計數器是將單向移位寄存器的串列輸入端和串列輸出端相連, 構成一個閉合的環. 結構特點:,即將FFn-1的輸出Qn-1接到FF0的輸入端D0. 工作原理:根據起始狀態設置的不同,在輸入計數脈沖CP的作用下,環形計數器的有效狀態可以循環移位一個1,也可以循環移位一個0.即當連續輸入CP脈沖時,環形計數器中各個觸發器的Q端或端,將輪流地出現矩形脈沖. 實現環形計數器時,必須設置適當的初態,且輸出Q3Q2Q1Q0端初始狀態不能完全一致(即不能全為"1"或"0"),這樣電路才能實現計數, 環形計數器的進制數N與移位寄存器內的觸發器個數n相等,即N=n 2,能自啟動的4位環形計數器 狀態圖: 由74LS194構成的能自啟動的4位環形計數器 時序圖 二,扭環形計數器 1,扭環形計數器是將單向移位寄存器的串列輸入端和串列反相輸出端相連,構成一個閉合的環. 實現扭環形計數器時,不必設置初態.扭環形計數器的進制數 N與移位寄存器內的觸發器個數n滿足N=2n的關系 結構特點為:,即將FFn-1的輸出接到FF0的輸入端D0. 狀態圖: 2,能自啟動的4位扭環形計數器 7.4.4 順序脈沖發生器 在數字電路中,能按一定時間,一定順序輪流輸出脈沖波形的電路稱為順序脈沖發生器. 順序脈沖發生器也稱脈沖分配器或節拍脈沖發生器,一般由計數器(包括移位寄存器型計數器)和解碼器組成.作為時間基準的計數脈沖由計數器的輸入端送入,解碼器即將計數器狀態譯成輸出端上的順序脈沖,使輸出端上的狀態按一定時間,一定順序輪流為1,或者輪流為0.前面介紹過的環形計數器的輸出就是順序脈沖,故可不加解碼電路即可直接作為順序脈沖發生器.

Ⅸ 試用JK觸發器和門電路設計一個同步三進制計數器

如下圖所示：

同步計數器指的是被測量累計值，其特點是大大內提高了計數器工作容頻率，相對應的是非同步計數器。

對於同步計數器，由於時鍾脈沖同時作用於各個觸發器，克服了非同步觸發器所遇到的觸發器逐級延遲問題，於是大大提高了計數器工作頻率，各級觸發器輸出相差小，解碼時能避免出現尖峰；但是如果同步計數器級數增加，就會使得計數脈沖的負載加重。

(9)如何用觸發器構成時鍾同步電路擴展閱讀：

計數器主要由觸發器構成。若按觸發器 的翻轉的次序來分類，可以把計數器分為同 步式和非同步式。在同步計數器中，當計數脈 沖輸入時所有觸發器是同時翻轉的； 而在異 步計數器中，各級觸發器則不是同時翻轉 的。

若按計數過程中計數器中數字的增減來 分類，可以分為加法計數器，減法計數器和 可逆計數器（亦稱加減計數器）。加法計數器 是隨著計數脈沖的不斷輸入而遞增計數的； 減法計數器是隨著計數脈沖的不斷輸入而遞 減計數的；可增可減的稱可逆計數器。

Ⅹ 求大神幫忙！！數字電路怎麼用由上升沿觸發的邊沿D觸發器設計一個同步四進制加法計數器怎麼設計啊

具體回答如圖：

數字電路或數字集成電路是由許多的邏輯門組成的復雜電路。與模擬電路相比，它主要進行數字信號的處理（即信號以0與1兩個狀態表示），因此抗干擾能力較強。數字集成電路有各種門電路、觸發器以及由它們構成的各種組合邏輯電路和時序邏輯電路。

一個數字系統一般由控制部件和運算部件組成，在時脈的驅動下，控制部件控制運算部件完成所要執行的動作。通過模擬數字轉換器、數字模擬轉換器，數字電路可以和模擬電路互相連接。

(10)如何用觸發器構成時鍾同步電路擴展閱讀：

數字電路是以二進制邏輯代數為數學基礎，使用二進制數字信號，既能進行算術運算又能方便地進行邏輯運算（與、或、非、判斷、比較、處理等），因此極其適合於運算、比較、存儲、傳輸、控制、決策等應用。

以二進製作為基礎的數字邏輯電路，可靠性較強。電源電壓的小的波動對其沒有影響，溫度和工藝偏差對其工作的可靠性影響也比模擬電路小得多。

觸發器翻轉後，在CP=1時輸入信號被封鎖。這是因為G3和G4打開後，它們的輸出Q3和Q4的狀態是互補的，即必定有一個是0，若Q3為0，則經G3輸出至G5輸入的反饋線將G5封鎖，即封鎖了D通往基本RS觸發器的路徑；該反饋線起到了使觸發器維持在1狀態和阻止觸發器變為0狀態的作用，故該反饋線稱為置1維持線，置0阻塞線。

Q4為0時，將G3和G6封鎖，D端通往基本RS觸發器的路徑也被封鎖。Q4輸出端至G6反饋線起到使觸發器維持在0狀態的作用，稱作置0維持線；Q4輸出至G3輸入的反饋線起到阻止觸發器置1的作用，稱為置1阻塞線。因此，該觸發器常稱為維持-阻塞觸發器。