邏輯門電路1

① 基本邏輯門電路邏輯功能

基本邏輯門電路

1、三種基本的邏輯關系

1）、與邏輯（AND）

決定某一事件的所有條件都滿足時，結果才會發回生，這種條件和結果之間的關系稱為與邏輯關系。

2）、或邏輯（OR）

在決定某一事件的各個條件中，只要有一個或一個以上的條件具備，結果就會發生，這種條件與結果之間的關系稱為或邏輯關系。

3）、非邏輯（NOT）

當決定某一事件的條件不成立時，結果就會發生，條件成立時結果反而不會發生，這種條件和結果之間的關系稱為非邏輯關系。(相反)

2、邏輯變數

用來表示條件或事件的變數。常用大寫英文字母表示，如A、B、C、D…….

有0和1兩種取值。

1表示條件具備或事件發生

0表示條件不具備或事件不發生

3、門電路：

1）、門電路是數字電路的基本組成單元，它有一個或多個輸入端和一個輸出端，輸入和輸出為低電平和高電平，又稱為邏輯門電路。

2）、門電路分為

a、基本邏輯門電路：與門電路、答或門電路、非門電路

b、復合邏輯門電路

② 與門，非門，或門，三態門里的&，≥1,1，1都是些什麼意思，為什麼要這么設計

與門，非門，或門，這些文字表述都屬於邏輯門運算電路的表達。「&」是邏輯門電路中的「與門」；「≥」是大於等於，是邏輯門電路中的「或門」；「1」表示「非門」。

而三態門主要有晶體管-晶體管邏輯（TTL）三態門電路和互補型金屬氧化物一半導體（CMOS）三態門電路，兩種電路都是在上述普通門電路的基礎上附加控制電路而構成的。

邏輯門是在集成電路上的基本組件。簡單的邏輯門可由晶體管組成，這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之後產生高電平或者低電平的信號。高、低電平可以分別代表邏輯上的「真」與「假」或二進制當中的1和0，從而實現邏輯運算。

邏輯運算又稱布爾運算。布爾用數學方法研究邏輯問題，成功地建立了邏輯演算。布爾用等式表示判斷，把推理看作等式的變換。這種變換的有效性不依賴人們對符號的解釋，只依賴於符號的組合規律，於是就這樣產生了邏輯表達。

(2)邏輯門電路1擴展閱讀：

邏輯門的種類：常見的邏輯門包括「與」門，「或」門，「非」門，「異或」（也稱：互斥或）等等。邏輯門可以組合使用實現更為復雜的邏輯運算。

1、或門

或門又稱或電路。如果幾個條件中，只要有一個條件得到滿足，某事件就會發生，這種關系叫做「或」邏輯關系。

具有「或」邏輯關系的電路叫做或門。或門有多個輸入端，一個輸出端，多輸入或門可由多個2輸入或門構成。只要輸入中有一個為高電平時（邏輯1），輸出就為高電平（邏輯1）；只有當所有的輸入全為低電平時，輸出才為低電平。

2、與門

與門又稱「與電路」。是執行「與」運算的基本邏輯門電路。有多個輸入端，一個輸出端。當所有的輸入同時為高電平（邏輯1）時，輸出才為高電平，否則輸出為低電平（邏輯0）。

3、非門

非門又稱反相器，是邏輯電路的基本單元，非門有一個輸入和一個輸出端。邏輯符號中輸出端的圓圈代表反相的意思。當其輸入端為高電平（邏輯1）時輸出端為低電平（邏輯0），當其輸入端為低電平時輸出端為高電平。也就是說，輸入端和輸出端的電平狀態總是反相的。

4、與非門

由與門與非門組合而成。

5、或非門

由或門和非門組合而成。

③ 簡單的邏輯門電路 判斷各門電路輸出是什麼狀態（高電平，低電平還是高阻態）。已知這些都是74型TTL電路

1、高電平，有關。

2、低電平。

3、輸入端接電源，懸空或高阻(10k以上)相當於接高電平，接地為低電平，通過低阻接入電平信號則認為輸入信號與接入電平相同。則為OC門。

圖中的第一個輸入為高電平，電路為與非門，則輸出端電平為低電平；

第二圖輸入為低電平，在輸入端串聯了高阻值電阻，則輸出端為高阻狀態；

第三圖輸入為高電平，電路為與非門，則輸出端電平為低電平。

(3)邏輯門電路1擴展閱讀：

與模擬電路相比，它主要進行數字信號的處理（即信號以0與1兩個狀態表示），因此抗干擾能力較強。數字集成電路有各種門電路、觸發器以及由它們構成的各種組合邏輯電路和時序邏輯電路。

一個數字系統一般由控制部件和運算部件組成，在時脈的驅動下，控制部件控制運算部件完成所要執行的動作。通過模擬數字轉換器、數字模擬轉換器，數字電路可以和模擬電路互相連接。

簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之後產生高電平或者低電平的信號。

高、低電平可以分別代表邏輯上的「真」與「假」或二進制當中的1和0，從而實現邏輯運算。常見的邏輯門包括「與」閘，「或」閘，「非」閘，「異或」閘（也稱：互斥或）等等。

邏輯門是組成數字系統的基本結構，通常組合使用實現更為復雜的邏輯運算。一些廠商通過邏輯門的組合生產一些實用、小型、集成的產品，例如可編程邏輯器件等。

④ 邏輯門電路的化簡公式，如分配律等等，越全越好。。。

1 基本運演算法則

0·A=0，1·A=1，A·A=A，A·A(非)=0，0+A=0，1+A=1，A+A=A

A+A(非)=1，[A(非)](非)=A

2 交換律

AB=BA

A+B=B+A

3 結合律

ABC=(AB)C=A(BC)

A+B+C=A+(B+C)=(A+B)+C

4 分配律

A(B+C)=AB+AC

A+BC=(A+B)(A+C)

5 吸收律

A(A+B)=A,A[A(非)+B]=AB,A+AB=A,A+A(非)B=A+B，AB+A(非)B=A

(A+B)[A+B(非)]=A

6 反演律

(AB)(非)=A(非)+B(非)

(A+B)(非)=A(非)B(非)

(4)邏輯門電路1擴展閱讀：

組合邏輯電路特點

①組合電路是由邏輯門(表示的數字器件)和電子元件組成的電路，電路中沒有反饋，沒有記憶元件;

②組合電路任一時刻的輸出狀態僅取決於該時刻各輸入的狀態組合，而與時間變數無關。

組合邏輯電路結構 組合邏輯電路: 任一時刻的輸出狀態僅取決於該時刻各輸入狀態組合的數字電路。

由真值表知，電路將輸入二進制碼A3A2A1 轉換輸出循環碼Y3 Y2 Y1。即任何時刻，輸入一組二進制碼，輸出便是該組碼對應的循環碼，而與時間變數無關。

以下邏輯運算符都是按照變數整體值進行運算的，通常就叫做邏輯運算符：

&&：邏輯與，F = A && B，當A、B的值都為真（即非0值，下同）時，其運算結果F為真（具體數值為1，下同）；當A、B值任意一個為假（即0，下同）時，結果F為假（具體數值為0，下同）。

||：邏輯或，F = A || B，當A、B值任意一個為真時，其運算結果F為真；當A、B值都為假時，結果F為假。

! ：邏輯非，F = !A，當A值為假時，其運算結果F為真；當A值為真時，結果F為假。

以下邏輯運算符都是按照變數內的每一個位來進行運算的，通常就叫做位運算符：

& ：按位與，F = A & B，將A、B兩個位元組中的每一位都進行與運算，再將得到的每一位結果組合為總結果F，例如A = 0b11001100，B = 0b11110000，則結果F就等於0b11000000。

| ：按位或，F = A | B，將A、B兩個位元組中的每一位都進行或運算，再將得到的每一位結果組合為總結果F，例如A = 0b11001100，B = 0b11110000，則結果F就等於0b11111100。

~ ：按位取反，F = ~A，將A位元組內的每一位進行非運算（就是取反），再將得到的每一位結果組合為總結果F，例如，A = 0b11001100，則結果F就等於0b00110011；這個運算符我們在前面的流水燈實驗里已經用過了，現在再回頭看一眼，是不是清楚多了。

^ ：按位異或，異或的意思是，如果運算雙方的值不同（即相異）則結果為真，雙方值相同則結果為假。在C語言里沒有按變數整體值進行的異或運算，所以我們僅以按位異或為例，F = A ^ B，A = 0b11001100，B = 0b11110000，則結果F就等於0b00111100。

⑤ 基本邏輯門電路有哪些各有什麼特點

高、低電平可以分別代表邏輯上的「真」與「假」或二進制當中的1和0，從而實現邏輯運算。常見的邏輯門包括「與」門，「或」門，「非」門，「異或」門（也稱：互斥或）等等。
組成
邏輯門可以用電阻、電容、二極體、三極體等分立原件構成，成為分立元件門。也可以將門電路的所有器件及連接導線製作在同一塊半導體基片上，構成集成邏輯門電路。
簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之後產生高電平或者低電平的信號。
作用
高、低電平可以分別代表邏輯上的「真」與「假」或二進制當中的1和0，從而實現邏輯運算。常見的邏輯門包括「與」門，「或」門，「非」門，「異或」門（也稱：互斥或）等等。
邏輯門可以組合使用實現更為復雜的邏輯運算。
類別
邏輯門電路是數字電路中最基本的邏輯元件。所謂門就是一種開關，它能按照一定的條件去控制信號的通過或不通過。門電路的輸入和輸出之間存在一定的邏輯關系(因果關系)，所以門電路又稱為邏輯門電路。基本邏輯關系為「與」、「或」、「非」三種。邏輯門電路按其內部有源器件的不同可以分為三大類。第一類為雙極型晶體管邏輯門電路，包括TTL、ECL電路和I2L電路等幾種類型；第二類為單極型MOS邏輯門電路，包括NMOS、PMOS、LDMOS、VDMOS、VVMOS、IGT等幾種類型；第三類則是二者的組合BICMOS門電路。常用的是CMOS邏輯門電路。
1、TTL全稱Transistor-Transistor Logic,即BJT-BJT邏輯門電路，是數字電子技術中常用的一種邏輯門電路，應用較早，技術已比較成熟。TTL主要有BJT（Bipolar Junction Transistor 即雙極結型晶體管，晶體三極體）和電阻構成，具有速度快的特點。最早的TTL門電路是74系列，後來出現了74H系列，74L系列，74LS,74AS,74ALS等系列。但是由於TTL功耗大等缺點，正逐漸被CMOS電路取代。 TTL門電路有74（商用）和54（軍用）兩個系列，每個系列又有若干個子系列。TTL電平信號被利用的最多是因為通常數據表示採用二進制規定，+5V等價於邏輯「1」，0V等價於邏輯「0」，這被稱做TTL（晶體管-晶體管邏輯電平）信號系統，這是計算機處理器控制的設備內部各部分之間通信的標准技術。
TTL電平信號對於計算機處理器控制的設備內部的數據傳輸是很理想的，首先計算機處理器控制的設備內部的數據傳輸對於電源的要求不高以及熱損耗也較低，另外TTL電平信號直接與集成電路連接而不需要價格昂貴的線路驅動器以及接收器電路；再者，計算機處理器控制的設備內部的數據傳輸是在高速下進行的，而TTL介面的操作恰能滿足這個要求。TTL型通信大多數情況下，是採用並行數據傳輸方式，而並行數據傳輸對於超過10英尺的距離就不適合了。這是由於可靠性和成本兩面的原因。因為在並行介面中存在著偏相和不對稱的問題，這些問題對可靠性均有影響。

⑥ 邏輯門電路1 接電阻一定是輸入高電平嗎

當然不是。 得看電阻接的是高電平還是低電平1 接電阻一定是輸入高電平嗎？

oc門 即是集電極開路輸出門電路的意思。 那麼你可以想想，高電平時意味著此門輸出三極體是截止的（1），因此低電平的門即是導通的（0）。輸出是與的關系，那麼結果是什麼？你懂的，就是低電平（0）。

2 第一幅圖左邊（Y3）兩個OC門出來分別是 低電平 高電平，那麼Y3的輸出結果？

⑦ 邏輯門電路的基本概念

解： ，A輸入低電平0.3V，B、C均輸入高電平3.6V 時
由電路圖可知，這是3輸入與非門電路。輸入、輸出埠的邏輯表達式： F=￣ABC（即ABC乘積後取反）
當A=0（按照邏輯門分析，低電平都=0，高電平=1），那麼只要ABC任意為0，輸出肯定可以為1。
具體分析：A=0，輸入A*B*C=0（低電平），那麼三極體T1 因為基極高電平、發射極低電平而飽和導通（T1為npn型）！ T2 由於T1集電極低電平（原因的明白？）導致基極低電平，所以T2截止！T2截止導致T2發射極低電平，那麼T5基極也低電平，T5基極低電平必然會截止（npn三極體是基極高電平導通！低電平截止。T5是 NPN型）。
T1因發射極低電平導通，那麼基極必然由於基極—發射極關系，基極電位高於發射極0.6v（npn型硅三極體基極-發射極電壓關系）。因此有：0.6+0.3（注意條件：發射極低電平=0.3）=1V
輸出因為T2、T5截止（那麼相對於斷開了）T3、T4 因為基極高電平，必然導通！因此輸出F=+5v -（T3+T4的基極-發射極結壓0.6v）=3.6V

2， ABC均輸入高電平3.6V
那麼輸入T1發射極高電平，必然截止。截止必然其集電極是高電平，那麼T2因為基極高電平必然導通！
T2導通，集電極低電平，相對於拉低了T3的基極，T3基極低電平必然截止，T3發射極低電平導致T4基極低電平也截止！

⑧ 數字電路中，方框裡面寫著=1的是什麼門電路

=1的是非門電路。

用數字信號完成對數字量進行算術運算和邏輯運算的電路，數字電路是由許多的邏輯門組成的復雜電路，與模擬電路相比，主要進行數字信號的處理（即信號以0與1兩個狀態表示），因此抗干擾能力較強，一個數字系統一般由控制部件和運算部件組成，在時脈的驅動下，控制部件控制運算部件完成所要執行的動作。

(8)邏輯門電路1擴展閱讀：

注意事項：

不要在內部產生非同步的控制信號(例如復位信號或者置位信號)：內部產生的非同步控制信號會產生毛刺，作為替代，可以產生一個同步的復位/置位信號。要比需要作用的時刻提前一個時鍾周期進行這個非同步信號的同步。

每個路徑邏輯級時延可以在邏輯級時序報告或布局後時序報告中找到，詳細分析了每個路徑之後，時序分析器將生成每個路徑時延的統計量，檢查一下總共的邏輯級時延，確保不超過時序預算的百分之五十。