晶元門電路

Ⅰ 怎麼讀懂cpld晶元的與門電路

目前性能最高的FPGA應該是XILINX的VIRTEX 7 系列，門電路的概念已經很少用了，而用邏輯單元的概念取代。你可以去查查XILINX的網站，最大容量應該是7V2000T。
FPGA是一種PLD，CPLD是另外一種PLD，它們都是可編程邏輯器件。區別在於工藝不同，目標應用不同。FPGA一般都是SRAM工藝，而CPLD已EEPROM和FLASH工藝為主，FPGA可以做到很大容量，而CPLD由於工藝的限制最多就幾千個邏輯單元，再大性能就下降得很厲害。工藝的區別還導致FPGA是掉電丟失上電載入的電路，而CPLD掉電不丟失，不需要外置配置MOMERY。

Ⅱ 晶元是不是都是什麼門電路就是MOS管做的嗎

晶元的基礎單元就是MOS管和TTL晶體管，多個MOS管不同的組合成形成邏輯門，比如與門、非門、與非、或非等。

再高層的組合就形成了復雜的晶元。想學習具體知識，講器件基礎的就是半導體器件，門電路就是看數字電路基礎，再往上就是學習數字集成電路設計。

上面提到的MOS管是作為信息傳遞的載體。MOS管還有另一個應用叫功率管，傳輸大電流，一般是作為分立器件出現。

晶元的生產過程就是把一個一個的基本單元按照設計的連線規則在晶元上腐蝕出來。

Ⅲ 求門電路晶元型號，兩個或門那種

你可以用4071，它是14腳封裝，內有四個獨立的或門電路，可以把它們組合成多種電路回。14角是電源正，7角是負。四組答按管腳分是123,456,89 10，11 12 13 ，其中管腳124589 12 13 是輸入，管腳34 10 11是輸出。

Ⅳ DXP晶元，門電路

這個電路里的門電路是6非門CD4069，晶元內有6個相同的非門。在DXP的元件庫中有，不用畫，封裝是直插式DIP14或貼片式SOP-14。

Ⅳ 基礎邏輯門電路任意三個晶元使用方法及作用

在數字電路中，所謂「門」就是只能實現基本邏輯關系的電路。最基本的邏輯關版系是與、權或、非，最基本的邏輯門是與門、或門和非門。邏輯門可以用電阻、電容、二極體、三極體等分立原件構成，成為分立元件門。也可以將門電路的所有器件及連接導線製作在同一塊半導體基片上，構成集成邏輯門電路。

Ⅵ 常用的cmos集成門電路型號

CMOS傳輸門（Transmission Gate）是一種既可以傳送數字信號又可以傳輸模擬信號的可控開關電路。CMOS傳輸門由一個PMOS和一個NMOS管並聯構成，其具有很低的導通電阻（幾百歐）和很高的截止電阻（大於10^9歐）。今天介紹一些簡單出的集成電路，均為雙列直插(DIP)的封裝形式，分別是4011/4013/4069以及4017，前三個晶元有14個引腳，後面一個有16個引腳。引腳的識別順序是將集成電路正面擺放，有缺口的一端在上面，左上端的引腳為第一腳，左下端的最後一個引腳為電源正極，右上端為電源負極。

下面我們來分別介紹一下以上4種CMOS集成電路。

門電路
（1）4069（六反相器，也就是六個非門）

反相器是執行邏輯「非」，也就是反相功能的邏輯器件，反相器也可以稱為「非門」，如下圖所示。

4069晶元實物圖
反相器是執行邏輯「非」，也就是反相功能的邏輯器件，反相器也可以稱為「非門」，4069內封裝了6個反相器，這六個反相器功能一樣，如下圖所示。

4069引腳功能排列示意圖
邏輯特點：

輸入端A為低電平「0」狀態時，輸出端Y為高電平「1」狀態；

輸入端A為高電平「1」狀態時，輸出端Y為低電平「0」狀態；

4069晶元真值表
（2）4011（四2輸入端與非門）

與非門，顧名思義，就是先執行「與」功能，再執行非功能。4011內部共封裝四個與非門，每個與非門均有兩個輸入端，1個輸出端。這四個與非門功能，參數一致，隨意使用，千萬不要接錯引腳，否則晶元可能被燒壞。

4011晶元實物圖
4011晶元裡面有4個與非門電路，如下圖所示。

4011引腳排列示意圖
與非門邏輯特點：

只有當輸入端全部為高電平「1」狀態時，輸出端才為低電平「0」狀態；

在其他輸入狀態下，輸出端均為高電平「1」狀態。

4011真值表
觸發器
觸發器與門電路一樣，都是邏輯電路，。門電路屬於組合邏輯電路，觸發器屬於時序邏輯電路。組合邏輯電路的特點是，電路的輸出狀態完全由該時刻的輸入狀態決定，輸入狀態發生變化，輸出狀態也隨著發生相應的變化。而時序邏輯電路的輸出狀態不僅僅取決於該時刻的輸入狀態，還與前一時刻的輸入狀態有關，它的狀態變化經常是藉助時鍾脈沖的「觸發」作用，因此，分析電路時必須考慮時鍾脈沖的各種有關因素，它的另一重要特點是具有記憶數碼（0或1）的功能。

觸發器是計數器、分頻器、移位寄存器等電路的基本單元電路之一，是這些電路的重要邏輯單元電路，在信號發生、波形變換、控制電路中也常常使用觸發器。常用的觸發器有D觸發器、J-K觸發器、R-S觸發器、施密特觸發器等，這里我們介紹最常用的D觸發器——4013（雙D觸發器）。

4013實物圖
4013內部共有兩個D觸發器，這兩個觸發器的功能參數都是一樣的。

4013晶元引腳示意圖
D觸發器的輸出狀態的改變依賴於時鍾脈沖的觸發作用，即在時鍾脈沖觸發時，輸入數據。D觸發器由時鍾脈沖上升沿觸發，置位和復位有效電平為高電平「1」。D觸發器通常用於數據鎖存或者控制電路中。

4013的工作過程是：

R=0,S=0,在CP脈沖上升沿的作用下，Q=D;

R=0,S=1,無條件置位，Q=1，該狀態又稱「置1」；

R=1,S=0,無條件復位，Q=0，該狀態又稱「置0」；

R=0,S=0,CP=0，Q保持狀態不變。

4013真值表
計數器
在數字電路中，計數器應用非常廣泛，它屬於計數器件，不僅用於 記憶脈沖個數，也用於分頻、定時、程序控制、邏輯控制等電路中、計數器品種較多，按計數單元更新狀態的不同，分為同步計數器和非同步計數器兩大類。同步計數器各個計數單元電路共用一個時鍾，它們的狀態變化是同步進行的，因此它們具有工作頻率高、時間延遲小等優點，但要求CP時鍾脈沖的功率較大，電路較復雜、非同步計數器各個計數單元不共用一個時鍾，後級的時鍾可以是前級的輸出。因此，非同步計數器的優缺點正好與同步計數器相反。計數器按計數形式可分為二進制、十進制、N進制、加/減計數器、可逆計數器等，這里我們介紹常用的十進制計數器4017（十進制計數/分頻器）

4017晶元實物圖
4017晶元內部共有一個計數器，如下圖所示。

4017引腳功能排列示意圖
4017晶元工作過程是：

RST=0、!EN=0時，計數脈沖從CP輸入，在脈沖上升沿的作用下計數；

RST=0、CP=1時，計數脈沖從!EN輸入，在脈沖下降沿的作用下計數；

RST=1時，無論CP、!EN為任何狀態，均無條件復位，此時，Q0=1，CP=0，!EN=0，輸出狀態不變化。

4017每計數1次，Q0~Q9依次輸出高電平，且每次只有1個Q端保持高電平，該高電平持續到下一個計數脈沖到來為止。Q0~Q9端的變化，相當於把計數脈沖依次從Q0移到Q9，因此，它們起到了脈沖分配和計數作用。在計數到第5個脈沖時，進位輸出端CO由「1」變為「0」，待第10個計數脈沖來到時CO又由「0」變為「1」，即每計數10個脈沖，產生1個負跳變，由此可作為進位信號輸出。

Ⅶ 晶元工作原理

晶元的工作原理是：將電路製造在半導體晶元表面上從而進行運算與處理的。

集成電路對於離散晶體管有兩個主要優勢：成本和性能。成本低是由於晶元把所有的組件通過照相平版技術，作為一個單位印刷，而不是在一個時間只製作一個晶體管。

性能高是由於組件快速開關，消耗更低能量，因為組件很小且彼此靠近。2006年，晶元面積從幾平方毫米到350 mm²，每mm²可以達到一百萬個晶體管。

數字集成電路可以包含任何東西，在幾平方毫米上有從幾千到百萬的邏輯門、觸發器、多任務器和其他電路。

這些電路的小尺寸使得與板級集成相比，有更高速度，更低功耗（參見低功耗設計）並降低了製造成本。這些數字IC，以微處理器、數字信號處理器和微控制器為代表，工作中使用二進制，處理1和0信號。

(7)晶元門電路擴展閱讀：

在使用自動測試設備（ATE）包裝前，每個設備都要進行測試。測試過程稱為晶圓測試或晶圓探通。晶圓被切割成矩形塊，每個被稱為晶片（「die」）。

每個好的die被焊在「pads」上的鋁線或金線，連接到封裝內，pads通常在die的邊上。封裝之後，設備在晶圓探通中使用的相同或相似的ATE上進行終檢。測試成本可以達到低成本產品的製造成本的25%，但是對於低產出，大型和/或高成本的設備，可以忽略不計。

晶圓的成分是硅，硅是由石英沙所精練出來的，晶圓便是硅元素加以純化（99.999%），接著是將這些純硅製成硅晶棒，成為製造集成電路的石英半導體的材料，將其切片就是晶元製作具體所需要的晶圓。晶圓越薄，生產的成本越低，但對工藝就要求的越高。

Ⅷ 求，門電路發展史

門電路也即數字邏輯電路。
20世紀初首先得到推廣應用的電子器件是真空電子管。它是在抽成真空的玻璃或金屬外殼內安置特製的陽極、陰極、柵極和加熱用的燈絲而構成的。電子管的發明引發了通信技術的革命，產生了無線電通信和早期的無線電廣播和電視。這就是電子技術的「電子管時代」。由於電子管在工作時必須用燈絲將陰極加熱到數千度的高溫以後，陰極才能發射出電子流，所以這種電子器件不僅體積大、笨重，而且耗電量大，壽命短，可靠性差。因此，各國的科學家開始致力於尋找性能更為優越的電子器件。1947年美國貝爾實驗室的科學家巴丁(Bardeen)、布萊頓(Brattain)和肖克利(Schockley)發明了晶體管(即半導體三極體)。由於它是一種固體器件，而且不需要用燈絲加熱，所以不僅體積小、重量輕、耗電省，而且壽命長，可靠性也大為提高。從20世紀50年代初開始，晶體管在幾乎所有的應用領域中逐漸取代了電子管，導致了電子設備的大規模更新換代。同時，也為電子技術更廣泛的應用提供了有利條件，用晶體管製造的計算機開始在各種民用領域得到了推廣應用。1960年又誕生了新型的金屬一氧化物一半導體場效應三極體(MOSFET)，為後來大規模集成電路的研製奠定了基礎。我們把這一時期叫做電子技術的「晶體管時代」。為了滿足許多應用領域對電子電路微型化的需要，美國德克薩斯儀器公司(TexasInstruments)的科學家吉爾伯(Kilby)於1959年研製成功了半導體集成電路(integratedcircuit, IC)。由於這種集成電路將為數眾多的晶體管、電阻和連線組成的電子電路製作在同一塊硅半導體晶元上，所以不僅減小了電子電路的體積，實現了電子電路的微型化，而且還使電路的可靠性大為提高。從20世紀60年代開始，集成電路大規模投放市場，並再一次引發了電子設備的全面更新換代，開創了電子技術的「集成電路時代」。隨著集成電路製造技術的不斷進步，集成電路的集成度(每個晶元包含的三極體數目或者門電路的數目)不斷提高。在不足10年的時間里，集成電路製造技術便走完了從小規模集成(small scaleintegration, SSI，每個晶元包含10個以內邏輯門電路)到中規模集成(medium scaleintegration, MSI，每個晶元包含10 至1000個邏輯門電路)，再到大規模集成(large scaleintegration, LSI，每個晶元包含1000 至 10 000個邏輯門電路)和超大規模集成(very largescale integration, VLSI，每個晶元含10 000個以上邏輯門電路)的發展過程。自20世紀70年代以來，集成電路基本上遵循著摩爾定律(Moore's Law)在發展進步，即每一年半左右集成電路的綜合性能提高一倍，每三年左右集成電路的集成度提高一倍。