1. 電動式斷路器的作用
低壓斷路器分為萬能式斷路器和塑料外殼式斷路器兩大類，目前我國萬能式斷路器主要生產有DWl5、DWl6、DWl7(ME)、DW45等系列，塑殼斷路器主要生產有DZ20、CMl、TM30等系列。斷路器都是由本體和附件組成。本體是不帶任何附件，但能確保順利合、分電路，並且有在電路或設備發生過載、短路等事故時，自動切斷故障的功能，而附件作為斷路器功能的派生補充，為斷路器增加了控制手段和擴大保護功能，使斷路器的使用范圍更廣、保護功能更齊全、操作和安裝方式更多。目前斷路器附件已成為斷路器不可分割的一個重要部分。但附件並不是越齊全越好，這就要根據具體的控制線路和保護線路來合理地應用附件，避免造成不必要的浪費，同時要分清電壓等級，交流或直流，輔助觸頭的對數等，如應用不當，不但不起保護作用，而且還會造成很大的經濟損失。下面對斷路器的附件功能和應用進行分析，使用戶在應用斷路器附件時有所幫助。
二、內部附件
1．輔助觸頭；與斷路器主電路分、合機構機械上連動的觸頭，主要用於斷路器分、合狀態的顯示，接在斷路器的控制電路中通過斷路器的分合，對其相關電器實施控制或聯鎖，例如向信號燈、繼電器等輸出信號。萬能式斷路器有六對觸頭(三常開、三常閉)，DW45有八對觸頭(四常開、四常閉)。塑殼斷路器殼架等級額定電流100A為單斷點轉換觸頭，225A及以上為橋式觸頭結構，約定發熱電流為3A；殼架等級額定電流400A及以上可裝兩常開、兩常閉，約定發熱電流為6A。操作性能次數與斷路器的操作性能總次數相同。
2．報警觸頭：用於斷路器事故的報警觸頭，且此觸頭只有當斷路器脫扣分斷後才動作，主要用於斷路器的負載出現過載短路或欠電壓等故障時而自由脫扣，報警觸頭從原來的常開位置轉換成閉合位置，接通輔助線路中的指示燈或電鈴、蜂鳴器等，顯示或提醒斷路器的故障脫扣狀態。由於斷路器發生因負載故障而自由脫扣的機率不太多，因而報警觸頭的壽命是斷路器壽命的1/10。報警觸頭的工作電流一般不會超過1A。
3．分勵脫扣器：是一種用電壓源激勵的脫扣器，它的電壓可與主電路電壓無關。分勵脫扣器是一種遠距離操縱分閘的附件。當電源電壓等於額定控制電源電壓的70％-110％之間的任一電壓時，就能可靠分斷斷路器。分勵脫扣器是短時工作制，線圈通電時間一般不能超過1S，否則線會被燒毀。塑殼斷路器為防止線圈燒毀，在分勵脫扣線圈串聯一個微動開關，當分勵脫扣器通過銜鐵吸合，微動開關從常閉狀態轉換成常開，由於分勵脫扣器電源的控制線路被切斷，即使人為地按住按鈕，分勵線圈始終不再通電就避免了線圈燒損情況的產生。當斷路器再扣合閘後，微動開關重新處於常閉位置。但萬能式DW45產品在出廠時要由用戶在使用時在分勵脫扣器線圈之前串聯一組常開觸頭。
4．欠電壓脫扣器：欠電壓脫扣器是在它的端電壓降至某一規定范圍時，使斷路器有延時或無延時斷開的一種脫扣器，當電源電壓下降(甚至緩慢下降)到額定工作電壓的70％至35％范圍內，欠電壓脫扣器應運作，欠電壓脫扣器在電源電壓等於脫扣器額定工作電壓的35％時，欠電壓脫扣器應能防止斷路器閉全；電源電壓等於或大於85％欠電壓脫扣器的額定工作電壓時，在熱態條件下，應能保證斷路器可靠閉合。因此，當受保護電路中電源電壓發生一定的電壓降時，能自動斷開斷路器切斷電源，使該斷路器以下的負載電器或電氣設備免受欠電壓的損壞。使用時，欠電壓脫扣器線圈接在斷路器電源側，欠電壓脫扣器通電後，斷路器才能合閘，否則斷路器合不上閘。
三、外部附件
1．電動操作機構，是用於遠距離自動分閘和合閘斷路器的一種附件，電動操作機構有電動機操作機構和電磁鐵操作機構兩種，電動機操作機構為塑殼式斷路器殼架等級額定電流400A及以上斷路器和萬能式斷路器，電磁鐵操作機構適用於塑殼斷呼器殼架等級額定電流225A及以下斷路器，無論是電磁鐵或電動機，它們的吸合和轉動方向都是相同，僅由電動操作機構內部的凸輪的位置來達到合、分，斷路器在用電動機構操作時，在額定控制電壓的85％-110％之間的任一電壓下，應能保證斷路器可靠閉合。
2．釋能電磁鐵：這種釋能電磁鐵適用於萬能式斷路器有電動機預儲能機構(由電動儲能機構使它的操作彈簧機構儲能)。當用戶按下按鈕，電磁鐵線圈激勵後，電磁鐵閉合使儲能彈簧釋放，斷路器合閘。
3．轉動操作手柄，適用於塑殼斷路器，在斷路器的蓋上裝轉動操作手柄的機構，手柄的轉軸裝在它的機構配合孔內，轉軸的另一頭穿過抽屜櫃的門孔，旋轉手柄的把手裝在成套裝置的門上面所露出的轉軸頭，把手的圓形或方形座用螺釘固定的門上，這樣的安裝能使操作者在門外通過手柄的把手順時針或逆時針轉動，來確保斷路器的合閘或分閘。同時轉動手柄能保證斷路器處於合閘時，櫃門不能開啟；只有轉動手柄處於分閘或再扣，開關板的門才能打開。在緊急情況下，斷路器處於"合閘"而需要打開門板時，可按動轉動手柄座邊上的紅色釋放按鈕。
4．加長手柄：是一種外部加長手柄，直接裝於斷路器的手柄上，一般用於600A及以上的大容量斷路器上，進行手動分合閘操作。
5．手柄閉鎖裝置：是在手柄框上裝設卡件，手柄上打孔然後用掛鎖鎖起來。主要用於斷路器處於合閘工作狀態時，不容許其他人分閘而引起停電事故，或斷路器負載側電路需要維修或不允許通電時，以防被人誤將斷路器合閘，從而保護維修人員的安全或用電設備的可靠使用。
6．接線方式：斷路器的接線方式有板前、板後、插入式、抽屜式，用戶如無特殊要求，均按板前供貨，板前接線是常見的接線方式。
(1)板後接線方式：板後接線最大特點是可以在更換或維修斷路器，不必重新接線，只須將前級電源斷開。由於該結構特殊，產品出廠時已按設計要求配置了專用安裝板和安裝螺釘及接線螺釘，需要特別注意的是由於大容量斷路器接觸的可靠性將直接影響斷路器的正常使用，因此安裝時必須引起重視，嚴格按製造廠要求進行安裝。
(2)插入式接線：在成套裝置的安裝板上，先安裝一個斷路器的安裝座，安裝座上6個插頭，斷路器的連接板上有6個插座。安裝座的面上有連接板或安裝座後有螺栓，安裝座預先接上電源線和負載線。使用時，將斷路器直接插進安裝座。如果斷路器壞了，只要拔出壞的，換上一隻好的即可。它的更換時間比板前，板後接線要短，且方便。由於插、拔需要一定的人力。因此目前我國的插入式產品，其殼架電流限制在最大為400A。從而節省了維修和更換時間。插入式斷路器在安裝時應檢查斷路器的插頭是否壓緊，並應將斷路器安全緊固，以減少接觸電阻，提高可靠性。
(3)抽屜式接線：斷路器的進出抽屜是由搖桿順時針或逆時針轉動的，在主迴路和二次迴路中均採用了插入式結構，省略了固定式所必須的隔離器，做到一機二用，提高了使用的經濟性，同時給操作與維護帶來了很大的方便，增加了安全性、可靠性。特別是抽屜座的主迴路觸刀座，可與NT型熔斷路器觸刀座通用，這樣在應急狀態下可直接插入熔斷器供電。
四、結束語
由於分勵脫扣器、欠電壓脫扣器，電動操作機構和閉鎖電磁鐵具有不同的電壓等級和交流、直流不同的電源，用戶在訂貨時加以說明，同時用戶在選用時不可能用單一的附件，如需兩台斷路器電氣聯鎖(當一台合閘時，另一台必須分閘)則可選用輔助觸頭和分勵脫扣器或電動操作機構，在進行板前和板後接線時一定要把螺釘緊固，以免燒壞斷路器。
2. B65型交流接觸器接線圖
1394 1394 集成器件 (16) 1394 鏈路層控制器 (6) 1394 物理層控制器 (12) CAN (29) 顯示介面 DVI/HDMI 中繼器/開關 (9) 顯示埠 (7) FlatLink（用於 LCD 的 LVDS） (20) PanelBus (DVI) (11) 乙太網 (1) ESD/EMI Protection EMI 解決方案 (4) ESD 解決方案 (24) I2C I2C IO 擴展器 (23) I2C 多路復用器和開關 (5) I2C集線器，緩沖器和中繼器 (6) I2C特殊功能 (4) 隔離器 (44) LIN 收發器 (3) LVDS/M-LVDS/ECL/CML (124) 交叉點-開關 (>1Gbps) (16) LVDS PHYs (<800Mbps) (43) M-LVDS PHYs (<500Mbps) (28) PECL PHY (21) 轉發器/轉換器 (>1Gbps) (16) 其它介面 偏置電壓調整 (4) 紅外數據訪問 (IrDA) (2) 其它線電路 (43) 外設驅動器和傳動器 (35) 感測器介面（汽車） (2) PCI PCI 橋接器 (5) PCI CardBus 控制器 (11) PCI Express PCIe 橋接器 (2) PCIe 端點 (3) PCIe PHY (1) PCIe 數據包交換機 (1) PCIe 信號開關 (2) RS-232 (133) RS-422 (63) RS-485 (133) SCSI 終端和收發器 SCSI 匯流排終端 (16) SCSI 並行介面 (SPI) (11) Fiber and High Speed Data Communication ICs (29) Optical Mole ICs 激光碟機動器 (6) 限幅放大器 (6) 互阻抗放大器 (6) 信號調節器 均衡器 (11) 串列器和解串器 10 Gbit (XAUI) 乙太網收發器 (7) 通用千兆收發器 (10) 千兆乙太網/光纖信道收發器 (13) 工業串列器/解串器 (4) LVDS 串列器/解串器 (<100MHz) (9) SONET/光收發器 (3) UART (20) USB USB 集線器控制器 (4) USB OTG (1) USB 外設 (4) USB Transceivers (5) USB 開關 (7) 電壓電平轉換 (101) 特定應用（CF卡、SD、MMC 和 I2C） (12) 雙電源轉換器 (54) ECL/TTL 轉換器 (4) GTL/TTL 轉換器 (3) 單電源轉換器 (4) 轉換匯流排開關 (23) 數字音頻介面 數字音頻接收器 (2) 數字音頻收發器 (3) 數字音頻發送器 (2) http://focus.ti.com.cn/cn/analog/docs/interfacehome.tsp?familyId=361&contentType=4&CMP=KNC-TI&HBX_PK=鎺ュ彛鍥?HBX_OU=50&DCMP=CN_HPA_GPro&HQS=Interf35&247SEM唇型同步延遲 IC (3) 采樣速率轉換器 (8)
3. 請教ECL電平轉換成TTL電平輸出的電路
在通用的電子器件設備中，TTL和CMOS電路的應用非常廣泛。但是面對現在系統日益復雜，傳輸的數據量越來越大，實時性要求越來越高，傳輸距離越來越長的發展趨勢，掌握高速數據傳輸的邏輯電平知識和設計能力就顯得更加迫切了。
1 幾種常用高速邏輯電平
1.1LVDS電平
LVDS（Low Voltage Differential Signal）即低電壓差分信號，LVDS介面又稱RS644匯流排介面，是20世紀90年代才出現的一種數據傳輸和介面技術。
LVDS的典型工作原理如圖1所示。最基本的LVDS器件就是LVDS驅動器和接收器。LVDS的驅動器由驅動差分線對的電流源組成，電流通常為3.5 mA。LVDS接收器具有很高的輸入阻抗，因此驅動器輸出的大部分電流都流過100 Ω的匹配電阻，並在接收器的輸入端產生大約350 mV的電壓。當驅動器翻轉時，它改變流經電阻的電流方向，因此產生有效的邏輯「1」和邏輯「0」狀態。
4. cml電平是什麼
CML電平的信號是差分信號，而LVTTL是單端信號。如果要連接需要弄一堆轉換電路。所以基本上認為不得行。
CML與LVPECL比較，都可以是用在高速信號上的。CML一般晶元集成匹配電路了，不需要外部匹配，所以很多晶元時鍾接收都是CML電平。而時鍾BUFFER（Pricom、IDT公司的）為了更高的驅動能力很多是用的LVPECL電平。
5. PLC中的CML指令是哪三個英文單詞的首字母
CML
abbr. 電流型邏輯電路（Current-Mode Logic）
是這個吧
6. 智能型斷路器是什麼舉例介紹
作為電路系統中不可或缺的一種安全保障裝置，今天為大家舉例介紹的是相對來說使用效果更加不錯的智能型斷路器，顧名思義，它之所以能夠稱之為是智能型的電機產品，就是因為後期可以根據實際效果的不同進行調整。那麼今天為大家推薦的就是關於智能型斷路器購置過程中的普及信息了，以及一些分類方面的舉例說明。
一、智能型斷路器是什麼
一、智能型斷路器是什麼傳統的斷路器保護功能是利用熱磁效應原理，通過機械繫統的動作來實現的。智能化斷路器的特徵則是採用了以微處理器或單片機為核心的智能控制器(智能脫扣器)，它不僅具備普通斷路器的各種保護功能，同時還具備定時顯示電路中的各種電器參數(電流、電壓、功率、功率因數等)，對電路進行在線監視、自行調節、測量、試驗、自診斷、可通信等功能，還能夠對各種保護功能的動作參數進行顯示、設定和修改，保護電路動作時的故障參數能夠存儲在非易失存儲器中以便查詢。
二、舉例介紹
二、舉例介紹下面簡要介紹兩種智能化斷路器：
(1)DW45型智能化斷路器
Dw45型智能化斷路器是框架式斷路器，它由本體和抽屜座組成，抽屜座兩側有導軌，導軌現代低壓電器及其控制技術上有活動的導板(抽出手柄)，斷路器本體架落在左右導板上。整體為立體分隔式布置，觸頭系統封閉在絕緣底座與底板之間，每組觸頭都被隔開，形成一個個小室，而智能脫扣器、操作機構、電動儲能機構依次排在其前面形成各自獨立的單元，可以分別拆裝。
斷路器是通過本體上的母線插人抽屜底座上的橋式觸頭來連接主迴路的。搖動抽屜底座下部橫樑上的手柄，可實現斷路器的三個工作位置(手柄旁有位置指示：「連接」位置，主迴路和二次迴路均接通;「試驗」位置，主迴路斷開，並有絕緣板隔開，僅二次迴路接通，可進行必要的動作試驗;「分離」位置，主迴路與二次迴路全部斷開)。抽屜座與斷路器間有機械聯鎖裝置，只有在連接位置和試驗位置斷路器才閉合，而在連接和試驗的中間位置不能閉合。觸頭系統被安裝在具有分隔結構的由絕緣材料構成的小室內，其上方是滅弧室。動觸頭通過連桿與絕緣底座外的主軸連接，從而完成閉合、分斷的任務。每相觸頭系統為了降低電動斥力及提高接觸可能性，採用多擋觸頭並聯形式，多擋觸頭安裝在一個觸頭支柱上。觸頭接觸片的一端用軟連接與母排連接。斷路器在閉合時，主軸帶動連桿使觸頭支持繞支點逆時針轉動，當動觸頭與靜觸頭接觸後繞支點順時針轉動並壓縮彈簧，從而產生一定的觸頭壓力，確保斷路器可靠閉合。
斷路器操作方式有手動和電動兩種，斷路器採用彈簧儲能閉合，是利用凸輪壓縮一組彈簧達到儲能目的，並具有自由脫扣功能。
斷路器的智能脫扣器由脫扣器本體及附件組成，脫扣器本體由底座和殼體組成。
(2)CMlE系列和CMlZ系列智能化斷路器
CMlE系列和CMIZ系列智能化斷路器是國內生產廠商用CAD/CAM/CAE技術研製、開發的具有國際先進水平的塑料外殼斷路器。它們均具有較精確的三段式保護和報警功能，各種控制參數可調。CMlZ系列還具有參數顯示功能。其額定工作電壓為400V，額定工作電流為800A。
CMlE系列採用單片機控制，以單片機為核心的控制板裝在殼體內的下部，它對通過互感器採集的信息進行數據分析和處理，從而指揮和控制斷路器的運行狀態，各種控制參數可調。
CMlZ系列採用外置的多功能智能型控制器方式，智能控制器核心部分採用了微處理器技術並具有通信功能，它通過穿心式互感器採集信息，並進行數據分析和處理，從而控制斷路器的運行參數，智能控制器採用了先進的SMT貼片製造技術，其質量和可靠性較高，並具有較強的抗干擾功能。
和普通的斷路器產品不一樣，今天為大家說明的是在這個基礎上進行改良操作的一種智能型斷路器，那麼什麼是智能型斷路器呢?它和傳統的斷路器裝置而言，有什麼優勢和缺點需要了解的呢?有興趣的朋友可以參考上文進行學習，我們為大家推薦的就是關於智能型斷路器技術方面的表現以及購置方面的對比和分析。
7. 鼎陽的SDS1000CNL與CML的區別
鼎陽的SDS1000CNL和CML系列寬屏示波器都是旗下性價比相當不錯的產品，不管從外觀還是性能上都值得入手，本人是兩年前購買的沒有L的CM，小屏的，感覺還行！
他們的區別主要是CML多了一個長存儲（2Mage）的長存儲電路吧，售價應該比CNL貴200-300吧，希望對你有幫助！
8. cml分頻器可以單端輸入嗎
可以。
CML電路主要靠電流驅動，可以說CML是所有高速數據介面形式中最簡單的一種，它的輸入與輸出是匹配好的，從而減少了外圍器件，使用時直接連接就可以，基本上不需要在IC外面做匹配，此特點使單板硬體設計更簡單，單板看起來更簡潔，CML的擺幅較小，功耗比較低。
單端輸入指信號有一個參考端和一個信號端構成，參考端一般為地端，差分是將單端信號進行差分變換，輸出兩個信號，一個和原信號同相，一個和原信號反相。差分信號有較強的抗共模干擾能力，適合較長距離傳輸，單端信號則沒有這個功能。信號傳輸到接收端後，可以再將差分信號轉變為單端信號。
9. 晶元的od門與oc門輸出管腳不需要上拉電阻嗎
上拉就是將不確定的信號通過一個電阻鉗位在高電平，電阻同時起限流作用。下拉同理，也是將不確定的信號通過一個電阻鉗位在低電平。
上拉是對器件輸入電流，下拉是輸出電流；強弱只是上拉電阻的阻值不同，沒有什麼嚴格區分；對於非集電極（或漏極）開路輸出型電路（如普通門電路）提供電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。
一般說來，不光是重要的信號線，只要信號在一段時間內可能出於無驅動狀態，就需要處理。
比如說，一個CMOS門的輸入端阻抗很高，沒有處理，在懸空狀況下很容易撿拾到干擾，如果能量足夠甚至會導致擊穿或者閂鎖，導致器件失效。祈禱輸入的保護二極體安全工作吧。如果電平一直處於中間態，那輸出就可能是不確定的情況，也可能是上下MOS都導通，對器件壽命造成影響。
匯流排上當所有的器件都處於高阻態時也容易有干擾出現。因為這時讀寫控制線處於無效狀態，所以不一定會引起問題。你如果覺得自己能夠接受的話也就將就了。但是這時你就要注意到，控制線不能懸空，不然……
TTL電路的輸入端是一個發射極開路引出的結構，拉高或者不接都是高電平，但是強烈建議不要懸空不接。
上拉還是下拉？要看需要。一方面器件可能又要求，另一方面，比如匯流排上兩個器件，使能控制都是高有效，那麼最好下拉，否則當控制信號沒有建立的時候就會出現兩個沖突，可能燒片。如果計算機匯流排上面掛了一個D/A，上電復位信號要對它清零或者預置，那麼匯流排可以上下拉到你需要的數字。
至於上下拉電阻的大小，這個情況就比較多了。CMOS輸入的阻抗很高，上下拉電阻阻值可以大一些，一般低功耗電路的阻值取得都比較大，但是抗干擾能力相應比較弱一些。
很多場合下拉電阻取值比上拉電阻要小，這個是歷史遺留問題。如上面所說，TTL電路上拉時輸入3集管基射反偏，沒有什麼電流，但是下拉時要能夠使得輸入晶體管工作，這個在TTL的手冊中可以查到。
也是為了這個歷史遺留問題，有些CMOS器件內部採用了上拉，這時它會告訴你可以不處理這些管腳，但是這時你就要注意了，因為下拉再用10K可能不好使，因為也許內置的20K電阻和外置的10K把電平固定在了1V左右。
有時候你會看到150歐姆或者50歐姆左右的上下拉電阻，尤其是在高速電路中會看到。
150歐姆電阻下拉一般在PECL邏輯中出現。PECL邏輯輸出級是設計開路的電壓跟隨器，需要你用電阻來建立電壓。
50歐姆的電阻在TTL電路中用的不多，因為靜態功耗實在是比較大。在CML電路和PECL電路中兼起到了端接和偏置的作用。
CML電路輸出級是一對集電極開路的三極體，需要一個上拉電阻來建立電平。這個電阻可以放在發送端，那麼接受端還需要端接處理，也可以放到接受端，這時候端接電阻和偏置電阻就是一個。PECL電路結構上就好像CML後面跟了一個射極跟隨器。
OC門也使用上拉電阻，這個和CML有一點相像，但是還不太一樣。CML和PECL電路中三極體工作在線形區，而普通門電路和OC/OD門工作在飽和區。OC/OD門電路常用作電平轉換或者驅動，但是其工作速度不會太快。
為什麼？在OC/OD門中，上拉電阻不能太小，否則功耗會很大。而一般門的負載呈現出一個電容，負載越多，電容越大。當由高到低跳變時，電容的放電通過輸出端下拉的MOS或者Bipolar管驅動，速度一般還是比較快的，但是由低到高跳變的時候，就需要通過上拉電阻來完成，R大了幾十甚至上百倍，假設C不變，時間常數相應增加同樣的倍數。這個在示波器上也可以明顯的看出：上升時間比下降時間慢了很多。其實一般門電路上拉比下拉的驅動能力都會差一些，這個現象都存在，只不過不太明顯罷了？
在匯流排的上下拉電阻設計中，你就要考慮同樣的問題了：匯流排上往往負載很重，如果你要電阻來提供一些值，你就必須保證電容能通過電阻在一定時間內放電到可接受的范圍。如果電阻太大，那麼就可能出錯
上拉下拉電阻的定義以及用法
在數字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。
電阻作用：
接電阻就是為了防止輸入端懸空，減弱外部電流對晶元產生的干擾，保護cmos內的保護二極體,一般電流不大於10mA
上拉和下拉、限流
改變電平的電位，常用在TTL-CMOS匹配
2. 在引腳懸空時有確定的狀態
3.增加高電平輸出時的驅動能力。
4、為OC門提供電流
那要看輸出口驅動的是什麼器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。 如果有上拉電阻那它的埠在默認值為高電平你要控制它必須用低電平才能控制如三態門電路三極體的集電極，或二極體正極去控制把上拉電阻的電流拉下來成為低電平。反之， 尤其用在介面電路中,為了得到確定的電平,一般採用這種方法,以保證正確的電路狀態,以免發生意外,比如,在電機控制中,逆變橋上下橋臂不能直通,如果它們都用同一個單片機來驅動,必須設置初始狀態.防止直通!
2、定義：
上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！
上拉是對器件注入電流，下拉是輸出電流弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分對於非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。
3、為什麼要使用拉電阻：
一般作單鍵觸發使用時，如果IC本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發後回到原狀態，必須在IC外部另接一電阻。
數字電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，具體視設計要求而定！
一般說的是I/O埠，有的可以設置，有的不可以設置，有的是內置，有的是需要外接，I/O埠的輸出類似與一個三極體的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該埠正常時為高電平，C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該埠平時為低電平，作用嗎：比如：當一個接有上拉電阻的埠設為輸如狀態時，他的常態就為高電平，用於檢測低電平的輸入。
上拉電阻是用來解決匯流排驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是通常說的灌電流。
1、當TTL電路驅動CMOS電路時，如果TTL電路輸出的高電平低於CMOS電路的最低高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC門電路必須加上拉電阻，以提高輸出的搞電平值。
3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。
4、在CMOS晶元上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗， 提供泄荷通路。
5、晶元的管腳加上拉電阻來提高輸出電平，從而提高晶元輸入信號的雜訊容限增強抗干擾能力。
6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
上拉電阻阻值的選擇原則包括:
1、從節約功耗及晶元的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理
10. 請教ECL電平轉換成TTL電平輸出的電路
幾種常用邏輯電平電路的特點及應用
作 者： 華南農業大學 代芬 漆海霞 俞龍
引 言
在通用的電子器件設備中，TTL和CMOS電路的應用非常廣泛。但是面對現在系統日益復雜，傳輸的數據量越來越大，實時性要求越來越高，傳輸距離越來越長的發展趨勢，掌握高速數據傳輸的邏輯電平知識和設計能力就顯得更加迫切了。
1 幾種常用高速邏輯電平
1.1LVDS電平
LVDS（Low Voltage Differential Signal）即低電壓差分信號，LVDS介面又稱RS644匯流排介面，是20世紀90年代才出現的一種數據傳輸和介面技術。
LVDS的典型工作原理如圖1所示。最基本的LVDS器件就是LVDS驅動器和接收器。LVDS的驅動器由驅動差分線對的電流源組成，電流通常為3.5 mA。LVDS接收器具有很高的輸入阻抗，因此驅動器輸出的大部分電流都流過100 Ω的匹配電阻，並在接收器的輸入端產生大約350 mV的電壓。當驅動器翻轉時，它改變流經電阻的電流方向，因此產生有效的邏輯「1」和邏輯「0」狀態。
LVDS技術在兩個標准中被定義：ANSI/TIA/EIA644 (1995年11月通過)和IEEE P1596.3 (1996年3月通過)。這兩個標准中都著重定義了LVDS的電特性，包括：
① 低擺幅（約為350 mV）。低電流驅動模式意味著可實現高速傳輸。ANSI/TIA/EIA644建議了655 Mb/s的最大速率和1.923 Gb/s的無失真通道上的理論極限速率。
② 低壓擺幅。恆流源電流驅動，把輸出電流限制到約為3.5 mA左右，使跳變期間的尖峰干擾最小，因而產生的功耗非常小。這允許集成電路密度的進一步提高，即提高了PCB板的效能，減少了成本。
③ 具有相對較慢的邊緣速率（dV/dt約為0.300 V/0.3 ns,即為1 V/ns）,同時採用差分傳輸形式，使其信號雜訊和EMI都大為減少，同時也具有較強的抗干擾能力。
所以，LVDS具有高速、超低功耗、低雜訊和低成本的優良特性。
LVDS的應用模式可以有四種形式：
① 單向點對點（point�to�point），這是典型的應用模式。
② 雙向點對點（point�to�point），能通過一對雙絞線實現雙向的半雙工通信。可以由標準的LVDS的驅動器和接收器構成；但更好的辦法是採用匯流排LVDS驅動器，即BLVDS,這是為匯流排兩端都接負載而設計的。
③ 多分支形式(multidrop)，即一個驅動器連接多個接收器。當有相同的數據要傳給多個負載時，可以採用這種應用形式。 ④ 多點結構（multipoint）。此時多點匯流排支持多個驅動器，也可以採用BLVDS驅動器。它可以提供雙向的半雙工通信，但是在任一時刻，只能有一個驅動器工作。因而發送的優先權和匯流排的仲裁協議都需要依據不同的應用場合，選用不同的軟體協議和硬體方案。
為了支持LVDS的多點應用，即多分支結構和多點結構，2001年新推出的多點低壓差分信號（MLVDS）國際標准ANSI/TIA/EIA 8992001，規定了用於多分支結構和多點結構的MLVDS器件的標准，目前已有一些MLVDS器件面世。
LVDS技術的應用領域也日漸普遍。在高速系統內部、系統背板互連和電纜傳輸應用中，驅動器、接收器、收發器、並串轉換器/串並轉換器以及其他LVDS器件的應用正日益廣泛。介面晶元供應商正推進LVDS作為下一代基礎設施的基本構造模塊，以支持手機基站、中心局交換設備以及網路主機和計算機、工作站之間的互連。
1.2ECL電平
ECL(EmitterCoupled Logic)即射極耦合邏輯，是帶有射隨輸出結構的典型輸入輸出介面電路，如圖2所示。
ECL電路的最大特點是其基本門電路工作在非飽和狀態，因此ECL又稱為非飽和性邏輯。也正因為如此，ECL電路的最大優點是具有相當高的速度。這種電路的平均延遲時間可達幾個ns數量級甚至更少。傳統的ECL以VCC為零電壓，VEE為-5.2 V電源，VOH=VCC-0.9 V=-0.9 V，VOL=VCC-1.7 V=-1.7 V，所以ECL電路的邏輯擺幅較小（僅約0.8 V）。當電路從一種狀態過渡到另一種狀態時，對寄生電容的充放電時間將減少，這也是ECL電路具有高開關速度的重要原因。另外，ECL電路是由一個差分對管和一對射隨器組成的，所以輸入阻抗大，輸出阻抗小，驅動能力強，信號檢測能力高，差分輸出，抗共模干擾能力強；但是由於單元門的開關管對是輪流導通的，對整個電路來講沒有「截止」狀態，所以電路的功耗較大。
如果省掉ECL電路中的負電源，採用正電源的系統(+5 V)，可將VCC接到正電源而VEE接到零點。這樣的電平通常被稱為PECL（Positive Emitter Coupled Logic）。如果採用+3.3 V供電，則稱為LVPECL。當然，此時高低電平的定義也是不同的。它的電路如圖3、4所示。其中，輸出射隨器工作在正電源范圍內，其電流始終存在。這樣有利於提高開關速度，而且標準的輸出負載是接50Ω至VCC-2 V的電平上。
在使用PECL 電路時要注意加電源去耦電路，以免受雜訊的干擾。輸出採用交流耦合還是直流耦合，對負載網路的形式將會提出不同的需求。直流耦合的介面電路有兩種工作模式：其一，對應於近距離傳送的情況，採用發送端加到地偏置電阻，接收端加端接電阻模式；其二，對應於較遠距離傳送的情況，採用接收端通過電阻對提供截止電平VTT 和50 Ω的匹配負載的模式。以上都有標準的工作模式可供參考，不必贅述。對於交流耦合的介面電路，也有一種標准工作模式，即發送端加到地偏置電阻，耦合電容靠近發送端放置，接收端通過電阻對提供共模電平VBB 和50 Ω的匹配負載的模式。
(P)ECL是高速領域內一種十分重要的邏輯電路，它的優良特性使它廣泛應用於高速計算機、高速計數器、數字通信系統、雷達、測量儀器和頻率合成器等方面。 1.3CML電平
CML電平是所有高速數據介面中最簡單的一種。其輸入和輸出是匹配好的，減少了外圍器件，適合於更高頻段工作。它的輸出結構如圖5所示。
CML 介面典型的輸出電路是一個差分對形式。該差分對的集電極電阻為50 Ω，輸出信號的高低電平切換是靠共發射極差分對的開關控制的。差分對的發射極到地的恆流源典型值為16 mA。假定CML的輸出負載為一個50 Ω上拉電阻，則單端CML輸出信號的擺幅為VCC~VCC-0.4 V。在這種情況下，差分輸出信號擺幅為800 mV。信號擺幅較小，所以功耗很低，CML介面電平功耗低於ECL的1/2，而且它的差分信號介面和 ECL、LVDS電平具有類似的特點。
CML到CML之間的連接分兩種情況：當收發兩端的器件使用相同的電源時，CML到CML可以採用直流耦合方式，不用加任何器件；當收發兩端器件採用不同電源時，一般要考慮交流耦合， 中間加耦合電容（注意這時選用的耦合電容要足夠大，以避免在較長連0 或連1 情況出現時，接收端差分電壓變小）。
但它也有些不足，即由於自身驅動能力有限，CML更適於晶元間較短距離的連接，而且CML介面實現方式不同用戶間差異較大，所以現有器件提供CML介面的數目還不是非常多。
2 各種邏輯電平之間的比較和互連轉化
2.1各種邏輯電平之間的比較
這幾種高速邏輯電平在目前都有應用，但它們在匯流排結構、功率消耗、傳輸速率、耦合方式等方面都各有特點。為了便於應用比較，現歸納以上三類電平各方面的特點，如表1所列。
2.2各種邏輯電平之間的互連
這三類電平在互連時，首先要考慮的就是它們的電平大小和電平擺幅各不一樣，必須使輸出電平經過中間的電阻轉換網路後落在輸入電平的有效范圍內。各種電平的擺幅比較如圖6所示。
其次，電阻網路要考慮到匹配問題。例如我們知道，當負載是50 Ω接到VCC-2 V 時，LVPECL 的輸出性能是最優的，因此考慮的電阻網路應該與最優負載等效；LVDS 的輸入差分阻抗為100 Ω，或者每個單端到虛擬地為50 Ω，該阻抗不提供直流通路，這里意味著LVDS輸入交流阻抗與直流阻抗不等，電阻值的選取還必須根據直流或交流耦合的不同情況作不同的選取。另外，電阻網路還必須與傳輸線匹配。
另一個問題是電阻網路需要在功耗和速度方面折中考慮：既允許電路在較高的速度下工作，又盡量不出現功耗過大。
下面以圖7所示的LVPECL到LVDS的直流耦合連接為例，來說明以上所討論的原則。
傳輸線阻抗匹配原則：
Z≈R1//(R2+R3)
根據LVPCEL輸出最優性能：
降低LVPECL擺幅以適應LVDS的輸入范圍：Gain=R3/(R2+R3)
根據實際情況，選擇滿足以上約束條件的電阻值，例如當傳輸線特徵阻抗為50 Ω時，可取R1=120 Ω，R2=58 Ω，R3=20 Ω即能完成互連。
由於LVDS 通常用作並聯數據的傳輸，數據速率為155 Mbps、622 Mbps或1.25 Gbps；而CML 常用來做串列數據的傳輸，數據速率為2.5 Gbps或10 Gbps。一般情況下，在傳輸系統中沒有CML和LVDS 的互連問題。
結語
本文粗淺地討論了幾種目前應用較多的高速電平技術。復雜高速的通信系統背板，大屏幕平板顯示系統，海量數據的實時傳輸等等都需要採用新高速電平技術。隨著社會的發展，新高速電平技術必將得到越來越廣泛的應用。