進制電路

『壹』 60進制計數器電路圖

基於原理圖描述的，這是一個24進制的計數器，把十位和個位的輸出那裡的連接改改就行了，會吧？

下面是基於verilog語言描述的：

molecnt24(ten,one,co,clk,clr);

output[3:0]ten,one;

outputco;

inputclk,clr;

reg[3:0]ten,one;

regco;

always@(posedgeclk)

begin

if(clr)

beginten<=0;one<=0;end

else

begin

if({ten,one}==8'b00100011)

beginten<=0;one<=0;co<=1;end

elseif(one==4'b1001)

beginone<=0;ten<=ten+1;co<=0;end

else

beginone=one+1;co<=0;end

end

end

endmole

還有基於vhdl語言描述的，具體參考潘松老師的那本書或者周潤景老師的那本書。

『貳』 如何用74LS161來實現7進制的計數器電路圖

1、首先找到一塊74LS195晶元，將其J、K輸入端連接到一起，將R、LOAD端連接高電平，將CP端連接脈沖信號，再將輸出端從左到右、從上到下編號為Q0、Q1、Q2、Q3，如圖所示。

(2)進制電路擴展閱讀

一個 16 進制計數器，最大計數值是 1111 ，相當於十進制數 15 。需要計數的脈沖加到最低位觸發器的 CP 端上，所有的 J 、 K 端都接高電平 1 ，各觸發器 Q 端接到相鄰高一位觸發器的 CP 端上。 J—K 觸發器的特性表告訴我們：當 J=1 、 K=1 時來一個 CP ，觸發器便翻轉一次。

在全部清零後，第 1 個 CP 後沿，觸發器 C0 翻轉成 Q0=1 ，其餘 3 個觸發器仍保持 0 態，整個計數器的狀態是 0001 。

第 2 個 CP 後沿，觸發器 C0 又翻轉成「 Q0=0 ， C1 翻轉成 Q1=1 ，計數器成 0010 。到第 15 個 CP 後沿，計數器成 1111 。可見這個計數器確實能對 CP 脈沖計數。

『叄』 114進制計數電路功能測試

答案是 26進制（二十六進制）：

1、兩個計數器的CPB都連接各自A ————— 2×5＝10進制級數模式打開；
2、S9(1)、S9(2)都接地 —————— 沒有採用置九法；
3、最為關鍵的：
左側的R0(1)、R0(2) ——————立即清零端QDQCQBQA ＝0110使得左側的計數器為 六進制；

高位的右側計數器時鍾利用低位D（左側計數器QD），符合「逢十進一」的要求；

右側高位的R0(1)、R0(2) ——————立即清零端QDQCQBQA ＝0010使得左側的計數器為 二進制；

注釋：
功能端介紹，在圖中：
R0(1)、R0(2)，為立即清零端，兩者同時為高電平時實現清零功能，清零方式為非同步（立即）。
S9(1)、S9(2)，為置數端，兩者同時為高電平時實現置數功能，此時，輸出端輸出最大數 1001。
QD、QC、QB、QA 為數據輸出端。
CPA、CPB為脈沖輸入端，其中：
外部時鍾脈沖從CPA輸進去，輸出從QA輸出時為二進制記數；
脈沖從CPB進去，輸出從QB、QC、QD輸出時為五進制記數；
脈沖從CPA進去，QA接CPB，輸出從QD、QC、QB、QA輸出時為十進制記數。

一般地：
1．設計n進制計數器，n為幾位數就需幾塊74LS90。
2．每塊74LS90的兩脈沖都按10進制接法相連接，置數S9端無效。
3．高位的計數脈沖來自低位D，符合「逢十進一」的邏輯需求。
4．n中為0的那位對應的74LS90的清零端可接n各位BCD碼中為「1」的輸出端的「與」運算結果，當然也也可接低電平。

『肆』 數電中的一道題，問構成幾進制電路

160 是同步預置、非同步清零的十進制同步計數器，預置信號從高位晶元的 Q2 引出，則最大計數值是 ：0100 0000 B = 40 D ，預置數 0 要等到下一個時鍾到來才能到達 Q 輸出端，所以計數范圍是：0 ~ 40 ，是 41 進制的計數器。
如果 Q2 是接清零端子 R'， 則是 40 進制計數器。但是接 R' 端子是有瑕疵的，不該怎麼接。

『伍』 用74LS161進行二十四進制計數器的電路是怎樣的

首先把個位的74LS161改成十進制計數器並產生進位信號，向十位計數器進位。

再利用24產生復位信號，使十位和個位計數器復位回0，實現24進制計數。最大數是23，邏輯圖即模擬圖如下所示。

(5)進制電路擴展閱讀：

二十四進制的優點在於不需要添加輔助符號（am和pm）就可以完整地表達時間，被廣泛應用於大型公共交通（軌道交通、輪船、客機）和軍事。

二十四進制有24個基數：0、1、2、3、4、5、6、7、8、9、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）、G（16）、H（17）、J（18）、K（19）、L（20）、M（21）、N（22）、P（23）（A~~P代表10~~23）。

為了避免混淆1和I，0和O，故跳過字母I、O，18~~23分別計作J、K、L、M、N、P。比如：16計作G、22計作N。等於或大於24的數字計作：

24→10、25→11、26→12……25→11中標粗體的1代表24。同一個數字在不同的位置代表的值是不一樣的。

『陸』 怎麼看電路是幾進制計數電路

本電路無法確定具體為幾進制，因為與預置值有關；

Lo=(Q3Q2Q1)' ; 即是計數器最大計數值 = 1110；

因此，其可實現從 1--14進制計數，如：14 - 預置值 = N，就是 N進制；

『柒』 二進制如何控制電路

二進制控制電路：數字信號需要轉換成模擬信號，通過模擬量的電平變化來控制開關。

1、數字電子電路裡面的邏輯電路都是門電路，這個門電路可以進行高低電平（0，1）的判斷。

2、txt格式的文件是文本文件，和二進制格式的文件是不一樣的。在文本文件裡面0使用ASCII碼表示，並不是二進制裡面的0。

採用二進制原因：

0和1，所以，任何具有二個不同穩定狀態的元件都可用來表示數的某一位。而在實際上具有兩種明顯穩定狀態的元件很多。例如，氖燈的「亮」和「熄」 ；開關的「開」 和 「關」；電壓的「高」 和「低」、「正」和 「負」；紙帶上的「有孔」和「無孔」。

電路中的「有信號」 和 「無信號」； 磁性材料的南極和北極等等，不勝枚舉。 利用這些截然不同的狀態來代表數字，是很容易實現的。不僅如此，更重要的是兩種截然不同的狀態不單有量上的差別，而且是有質上的不同。

『捌』 二十四進制和六十進制電路有何異同

他們就是性能上的差距，每個主導著不同的不同的領域和性能

『玖』 有關十進制整數(BCD)轉換成二進制的電路設計！

十進制整數（BCD）轉換成二進制：

在數學中，我們都知道隨便一個十進制數如5468，那麼它的計算過程可以轉換為：5468＝5＊1000＋4＊100＋6＊10＋8，因此BCD碼轉成二進制數的演算法就是：

abcd＝a＊1000＋b＊100＋c＊10＋d。

這種演算法是最常規的一種演算法，裡面需要用到乘法器以及加法器，這種實現方式比較耗費資源，下面夢翼師兄會介紹一種演算法，這種演算法需要用到加法和移位來完成BCD轉二進制數的功能，從而盡可能的節約邏輯資源。

二進制碼左移一位等於未左移的二進制碼＊2，例如有二進制碼101001，轉成十進制等於41，左移一位得到1010010，轉成十進制等於82。

也就是說二進制碼左移1位加上左移3位可以等效於二進制碼乘以10。

用實例分析：十進制數29；

用BCD碼表示：十位上的十進制數為2＝＝BCD碼表示為0010；個位上的十進制數9＝＝＝BCD碼表示為1001；所以總的來說十進制數29用BCD碼表示為：00101001。

轉換過程：把BCD碼0010（十進制數為十位上的2）右移4位（其實表示當作一個個位數，或者說單純的數值），然後乘以10還原到十進制的權重（因為這個數本來表示的就是十進制數中的十位）。處理完十位上的數，接著處理個位上的數。

因為BCD碼的權重和二進制的前四位權重是一樣（2＾n，n為位數），所以直接用前面的十位上的數加上它就可以了。

簡單點分析：0010（十位上的2BCD碼表示）×10＋1001（個位上的9BCD碼表示）＝29的二進制數

C代碼表示：#define BCD_TO_BIN(val) ((((val) >> 4) * 10) + ((val)&15))。

(9)進制電路擴展閱讀：

BCD碼是用4位二進制數（各個位的權重分別為：8421，所以叫8421碼）來表示一位十進制數。

這里的一位十進制數要特別說明下，一位十進制數只能是 0～9之間的一個數值。比如：6 就是表示一位十進制數6；66則是表示兩位十進制數；666則是表示三位十進制數。

BCD碼這種編碼形式利用了四個位元來儲存一個十進制的數碼，使二進制和十進制之間的轉換得以快捷的進行。這種編碼技巧最常用於會計系統的設計里，因為會計制度經常需要對很長的數字串作準確的計算。

相對於一般的浮點式記數法，採用BCD碼，既可保存數值的精確度，又可免去使計算機作浮點運算時所耗費的時間。此外，對於其他需要高精確度的計算，BCD編碼亦很常用。

『拾』 數字電路里的幾進制幾分頻是什麼意思

幾進制是說的數字電路里的計數器。比如十進制計數器74LS160，指得就是沒經過是個計數脈沖信號，從其進位輸出埠輸出一個高低電平。
分頻就使輸出頻率變為原輸出頻率的幾分之幾，二分頻就是將原頻率減半。