電路的驗證

① 純電感電路 電壓超前電流90,如何設計電路進行驗證

信號發生器輸出正弦交流電壓，正極（芯線）接電感L與小阻值電阻R的串聯迴路，用雙蹤示波器測量。

示波器鱷魚夾（接地）接信號源負極（外殼），CH2 測量電阻電壓UR，UR與電流同相，CH1 測量信號源輸出電壓，就是（UL+UR）。由於R很小，（UL+UR）接近90°。

改變電阻數值，相位發生變化，原理就得到驗證。

② 求解電路後,驗證結果是否正確的方法之一是核對電路中所有元件的功率是否平衡，即一部分電路元件提供的總

元件1,2並聯，端電壓和極性一樣；元件3,4並聯，端電壓和極性一樣；電流從元件+極流入該元件屬性為負載消耗功率如圖橙色元件，反之屬性為電源提供功率如圖綠色元件，元件1:消耗功率4x0.5=2w，2:消耗功率4x1.5=6w，3:消耗功率6x1=6w， 5:消耗功率2x2=4w，總消耗功率=18w；元件4:提供功率6x3=18w。

③ 怎樣用實驗數據 驗證線性電路的疊加原理

疊加原理的驗證

一、實驗目的
驗證線性電路疊加原理的正確性，加深對線性電路的疊加性和齊次性的認識和理解。
二、原理說明
疊加原理指出：在有幾個獨立源共同作用下的線性電路中，通過每一個元件的電流或
其兩端的電壓，可以看成是由每一個獨立源單獨作用時在該元件上所產生的電流或電壓的
代數和。
線性電路的齊次性是指當激勵信號（某獨立源的值）增加或減小K 倍時，電路的響應
（即在電路中各電阻元件上所建立的電流和電壓值）也將增加或減小K 倍。
三、實驗設備

四、實驗內容
實驗線路如圖3-1 所示，用掛箱上的「基爾夫定律/疊加原理」線路。

1. 將兩路穩壓源的輸出分別調節為12V 和6V，接入U1 和U2 處。
2. 令U1 電源單獨作用（將開關K1 投向U1 側，開關K2 投向短路側）。用直流數字電壓
表和毫安表（接電流插頭）測量各支路電流及各電阻元件兩端的電壓，數據記入表3-1。

3. 令U2 電源單獨作用（將開關K1 投向短路側，開關K2 投向U2 側），重復實驗步驟2
的測量和記錄，數據記入表3-1。
4. 令U1 和U2 共同作用（開關K1 和K2 分別投向U1 和U2 側）， 重復上述的測量和記
錄，數據記入表3-1。
5. 將U2 的數值調至＋12V，重復上述第3 項的測量並記錄，數據記入表3-1。
6. 將R5（330Ω）換成二極體 1N4007（即將開關K3 投向二極體IN4007 側），重復1～
5 的測量過程，數據記入表3-2。
7. 任意按下某個故障設置按鍵，重復實驗內容4 的測量和記錄，再根據測量結果判斷
出故障的性質。
表 3-2

五、實驗注意事項
1. 用電流插頭測量各支路電流時，或者用電壓表測量電壓降時，應注意儀表的極性，
正確判斷測得值的＋、－號後，記入數據表格。
2. 注意儀表量程的及時更換。
六、預習思考題
1. 在疊加原理實驗中，要令U1、U2 分別單獨作用，應如何操作？可否直接將不作用
的電源（U1 或U2）短接置零？
2. 實驗電路中，若有一個電阻器改為二極體， 試問疊加原理的迭加性與齊次性還成
立嗎？為什麼？
七、實驗報告

1. 根據實驗數據表格，進行分析、比較，歸納、總結實驗結論，即驗證線性電路的疊
加性與齊次性。
2. 各電阻器所消耗的功率能否用疊加原理計算得出？ 試用上述實驗數據，進行計算
並作結論。
3. 通過實驗步驟6 及分析表格3-2 的數據，你能得出什麼樣的結論？
4. 心得體會及其他。

④ 時序電路驗證的關鍵步驟

同步時序電路的設計步驟；
同步時序電路的分析是根據給定的時序邏輯電路，求出能反映該電路功能的狀態圖。
狀態圖清楚地表明了電路在不同的輸入、輸出原狀態時，在時鍾作用下次態狀態的變化情況。
同步時序電路的設計的設計是分析的反過程，其是根據給定的狀態圖或通過對設計要求的分析得到的狀態圖，設計出同步時序電路的過程。
這里主要討論給定狀態圖的情況下的同步時序電路的設計，對於具體的要求得到狀態圖的過程一般是一個較復雜的問題，這是暫不講。根據已知狀態圖設計同步時序電路的過程一般分為以下幾步：
確定觸發器的個數。首先根據狀態的個數來確定所需要觸發器的個數，如給定的狀態個數為n，由應滿足n≤2K,K為實現這來狀態所需要的觸發器的個數。（實際使用時可能給定的狀態中存在冗餘項，這時一般還須對狀態進行化簡。）

第一步：根據問題的邏輯要求，建立原始流程表。
第二步；將原始流程表簡化，得到最簡流程表。
第三步：對最簡流程表進行狀態分配及不穩定狀態的輸出指定。
第四步：寫出激勵狀態和輸出狀態表達式。
第五步：畫出邏輯電路圖。

⑤ 電路問題，驗證步驟

見下圖過程詳解

⑥ 如何用實驗方法驗證兩個電路是等效的

這個要具體分析的
有時候需要各用電器串並聯情況一樣,比如分析電路串並聯的時候改版畫電路；
有的權時候只需要其中某段電路的電壓電流一樣,比如研究串並聯總電阻、等效法測電阻
有的時候只需要對外界物體產生同樣的效果就可以認為等效

⑦ 為什麼驗證電路總是有誤差,到底是哪些原因導致的

主要的原因有：一是讀數時的人為誤差；二是測量電工系數工具的存在不確定度；三是驗證環境的近似和假設；四是計算時的四捨五入；五是輸入電源不恆定造成的；六是負載工作狀態不恆定造成的。所以說實際與理論是有差別的。理論上的理想狀態在實際工作中只能近似或假設。

⑧ 如何用模擬軟體對組合邏輯電路功能的正確性進行驗證

你用logic converter 這個分析儀把你的輸入端 輸出段分別與邏輯轉化儀相連
然後點它就出現一個窗口
上邊有一排A,B,C,D,E,F,G是輸入段要你去點亮（接了幾個就點亮幾個）
右邊有幾個按鈕：
1，將你邏輯電路轉化成真值表
2，真值表轉化為表達式
3，轉化位最簡表達式
4，表達式轉化為真值表
5，表達式轉化為邏輯電路
6，表達式轉化為與非表達式
你可以使用以上的檢測你的組合邏輯電路是否符合你的設計，不知道這樣你明白不

5，

⑨ 戴維南電路驗證實驗，為什麼測出的電壓電流比電路接入的電流源電壓源

應用戴維南定理時需要將RL從電路移離因而得出的Uoc和isc比Us和is值大！

RL從電路移離後，設 i1，各支路電流如圖，

12=-(510+10)(10mA-i1)+510i1=-5.2+1030i1，i1=17.2/1030=16.7mA，

Uoc=Uab=12+10(10mA-i1)+(330x10mA)=12-0.067+3.3=15.23v(計算值)。

將a,b短路，設a到b間電流=isc，例出各支路電流和方程就可得出isc的計算值。

Ro=Uoc/isc。

⑩ 時序電路驗證時,在什麼時候要觀察什麼

時序電路驗證時,在任意時刻都要觀察電路狀態