數表決電路

Ⅰ 設計一個三輸入的多數表決電路，畫出有2個或2個以上輸入為1則輸出為1的邏輯電路圖

見下圖（A、B、C為輸入變數，D為輸出變數）——

Ⅱ 用8選1數據選擇器74LS151設計三輸入多數表決電路

如果三個人對一件事情的通過與否進行表決，則按照經驗，如果有兩個或兩個以上的人通過，則該事情最終被通過。下面我們就用數字電子技術的相關知識製作這么一個表決器。假設通過用高電平「1」來表示，相反，則不通過用低電平「0」來表示。

將地址端A、B、C作為輸入端，將輸入端D0-D7作為控制端，因74LS151低電平有效，故將其使能端G置低電平，輸出為S。

ABC共有八種不同的輸入狀態，即：000、001、010、011、100、101、110、111。而我們希望ABC為011、101、110、111時，輸出為「1」，其餘輸出為「0」。則寫成邏輯表達式為：S=A'BC+AB'C+ABC'+ABC=m3D3+m5D5+m6D6+m7D7

故將D3、D5、D6、D7端接高電平，其餘控制端接低電平，這樣就構成了三輸入的表決器。

(2)數表決電路擴展閱讀：

在多路數據傳送過程中，能夠根據需要將其中任意一路選出來的電路，叫做數據選擇器，也稱多路選擇器或多路開關。

產品規格 有4選1數據選擇器、8選1數據選擇器（型號為74151、74LS151、74251、74LS153）、16選1數據選擇器（可以用兩片74151連接起來構成）等之分。如在數字電路中，mux6常指6路開關、mux6to1（mux6_1）常指6選1數據選擇器。

多路轉換器的作用主要是用於信號的切換。目前集成模擬電子開關在小信號領域已成為主導產品，與以往的機械觸點式電子開關相比，集成電子開關有許多優點，例如切換速率快、無抖動、耗電省、體積小、工作可靠且容易控制等。

但也有若幹缺點，如導通電阻較大，輸入電流容量有限，動態范圍小等。因而集成模擬開關主要使用在高速切換、要求系統體積小的場合。在較低的頻段上f<10MHz），集成模擬開關通常採用CMOS工藝製成：而在較高的頻段上（f>10MHz），則廣泛採用雙極型晶體管工藝。

參考資料來源：網路-MUX

Ⅲ 設計一個多數表決電路

BC相或，結果 與A

Ⅳ 數字電路（7人投票表決器電路圖）

用74LS151八選一數據選擇器可實現！可把其中一個輸入端至低電平！令七個輸入端按真值表輸入！至少四個為一，輸出為一！

Ⅳ 用八選一數據選擇器74LS151設計一個多數表決電路。該電路有三個輸入端A.B.C，分別代表三個人的表決情況。

F = AB + BC + AC

F=A'BC+B'C+AC'+A。

=A'BC+(A+A')B'C+A(B+B')C'+A(B+B')(C+C')。

=A'BC+AB'C+A'B'C+ABC'+AB'C'+ABC。

用門電路設計組合電路，可能需要用到的門電路品種比較多內，門之間的連容線較多，PCB設計難度也大；若只用某一種門電路，則可能門的數量多，且不同的傳輸路徑上門的級數相差較大，即傳輸時延較大，則出現競爭冒險的可能較大。

(5)數表決電路擴展閱讀;

如果把A1、A0視為兩個輸入邏輯變數，同時把D0、D1、D2和D3取為第三個輸入邏輯變數A2的不同狀態(即A2、/A2、1或0)，便可產生所需要的任何一種三變數A2、A1、A0的組合邏輯函數。可見，利用具有n位地址輸入的數據選擇器可以產生任何一種輸入變數數不大於n +1的組合邏輯函數.

Ⅵ 數字邏輯:設計一個五變數"多數表決電路"

數字邏輯:設計一個五變數
多數表決電路！快速，原創，給你!

Ⅶ 設計一個多數表決電路,要求abc三人中只要有兩個

F = A + BC

= ( A ' (BC)' )'

Ⅷ 設計一個表決電路，要求輸出信號的電平與三個輸入信號的多數電平一致（要求用與非門實現）

摘要 組合邏輯電路組合邏輯電路 概述 概述 一、組合邏輯電路的特點 邏輯功能特點電路在任何時刻的輸出狀態只取決於該時刻的輸入 狀態，而與原來的狀態無關。 m-1組合邏輯 電路 二、組合電路邏輯功能的表示方法 真值表，卡諾圖，邏輯表達式，時間圖(波形圖) 三、組合電路分類 按邏輯功能不同： 加法器 比較器 編碼器 解碼器 數據選擇器和分配器 只讀存儲器 按開關元件不同： CMOS TTL 按集成度不同： SSI MSI LSI VLSI 組合電路的基本分析方法一、分析方法 邏輯圖 邏輯表達式 化簡 真值表 說明功能 分析目的： 確定輸入變數不同取值時功能是否滿足要求； 得到輸出函數的標准與或表達式，以便用MSI、 LSI 實現； 得到其功能的邏輯描述，以便用於包括該電路的系 統分析。 變換電路的結構形式(如：與或 表達式真值表 功能判斷輸入信號極性是否相同的電路— 符合電路 分析圖中所示電路的邏輯功能，輸入信號A、B、C、D是一組二進制代碼。 ABAB WCWC XDXD 分析圖中所示電路的邏輯功能，輸入信號A、B、C、D是一組二進制代碼。 化簡ABC ABAB ABCD 分析圖中所示電路的邏輯功能，輸入信號A、B、C、D是一組二進制代碼。 功能說明：當輸入四位代碼中1 的個數為奇數時輸出 為1，為偶數時輸出為0 —檢奇電路。 ABCD 3.1.2組合電路的基本設計方法 一、設計方法 邏輯抽象 列真值表 寫表達式 化簡或變換 畫邏輯圖 邏輯抽象： 根據功能要求列出真值表根據所用元器件(分立元件或集成晶元)的情況將 函數式進行化簡或變換。 化簡或變換： 設定變數：二、設計舉例 設計一個表決電路，要求輸出信號的電平與三個輸入信號中的多數電平一致。 設計一個表決電路，要求輸出信號的電平與三個輸入信號中的多數電平一致。 列真值表(2)寫輸出表達式並化簡 ABC ABAC BC ABAC BC ABAC BC 設計一個表決電路，要求輸出信號的電平與三個輸入信號中的多數電平一致。 二、設計舉例 設計一個表決電路，要求輸出信號的電平與三個輸入信號中的多數電平一致。 用與門和或門實現AB AC BC ABBC AC—用與非門實現 AB AC BC 設計一個監視交通信號燈工作狀態的邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，否則視 為故障狀態，發出報警信號，提醒有關人員修理。 (1)邏輯抽

Ⅸ 表決器電路設計

呵呵,是個純數電問題抄。
作為數電的這種問題，你應該首先知道有幾個輸入、幾個輸出。
以9人為例，即9個輸入端，3個輸出端；輸入端有「棄權」後，就有3種信號了，所以要再加解碼器和數據選擇器。
另外，強調一下有4人棄權後的再議問題，可以單獨對「棄權」這個信號進行技數大於等4時，輸出直接就是「再議」，考慮它的優先順序（74LS148）。
很懷念以前參加全國大學生電子設計大賽的日子，這個思路應該差不多。