解釋門電路

Ⅰ 電子技術的門電路的怎麼理解

門電路你可以形象點把它比作一個門口，就是進和出，只不過是進去什麼，出來的會是什麼罷了，中間會有一些處理，比如說非門，就是取反，進的和出的相反

Ⅱ 三態門電路解釋

片選端抄（一般用OE表示，你這里用G）取反是因為它被設定為低電平有效；
DIR是控制傳輸方向的管腳，當DIR為高電平時，傳輸方向為A→B，當DIR為低電平時，傳輸方向為B→A。片選端OE（19腳）為低電平時，74245才工作，OE為高電平時，74245都輸出高阻狀態，對任何輸入信號都沒有反應。

Ⅲ 什麼叫門電路

門電路，是指用以實現基本邏輯運算和復合邏輯運算的單元電路，常用的門電路專在邏輯功能上有與門、屬或門、非門、與非門、或非門、與或非門、異或門等幾種。門電路的各輸入端所加的脈沖信號只有滿足一定的條件時，「門」才打開，即才有脈沖信號輸出。門電路幾乎可以組成數字電路裡面任何一種復雜的功能電路，包括類似於加法、乘法的運算電路，或者寄存器等具有存儲功能的電路，以及各種自由的控制邏輯電路，都是由基本的門電路組合而成的。門電路輸出端的電路結構有三種型式：有源負載推拉式(或互補式)輸出、集電極(或漏極)開路輸出和三態輸出。

Ⅳ 門電路工作原理

第五節 CMOS邏輯門電路
http://www.fjtu.com.cn/fjnu/courseware/0321/course/_source/web/lesson/char2/j6.htm 看看把

CMOS邏輯門電路是在TTL電路問世之後 ，所開發出的第二種廣泛應用的數字集成器件，從發展趨勢來看，由於製造工藝的改進，CMOS電路的性能有可能超越TTL而成為佔主導地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠優於TTL。此外，幾乎所有的超大規模存儲器件 ，以及PLD器件都採用CMOS藝製造，且費用較低。
早期生產的CMOS門電路為4000系列 ，隨後發展為4000B系列。當前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器，然後介紹其他CMO邏輯門電路。

MOS管結構圖

MOS管主要參數：

1.開啟電壓VT
·開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導電溝道所需的柵極電壓；
·標準的N溝道MOS管，VT約為3～6V；
·通過工藝上的改進，可以使MOS管的VT值降到2～3V。

2. 直流輸入電阻RGS
·即在柵源極之間加的電壓與柵極電流之比
·這一特性有時以流過柵極的柵流表示
·MOS管的RGS可以很容易地超過1010Ω。

3. 漏源擊穿電壓BVDS
·在VGS=0（增強型）的條件下 ，在增加漏源電壓過程中使ID開始劇增時的VDS稱為漏源擊穿電壓BVDS
·ID劇增的原因有下列兩個方面：
（1）漏極附近耗盡層的雪崩擊穿
（2）漏源極間的穿通擊穿
·有些MOS管中，其溝道長度較短，不斷增加VDS會使漏區的耗盡層一直擴展到源區，使溝道長度為零，即產生漏源間的穿通，穿通後
，源區中的多數載流子，將直接受耗盡層電場的吸引，到達漏區，產生大的ID

4. 柵源擊穿電壓BVGS
·在增加柵源電壓過程中，使柵極電流IG由零開始劇增時的VGS，稱為柵源擊穿電壓BVGS。

5. 低頻跨導gm
·在VDS為某一固定數值的條件下 ，漏極電流的微變數和引起這個變化的柵源電壓微變數之比稱為跨導
·gm反映了柵源電壓對漏極電流的控制能力
·是表徵MOS管放大能力的一個重要參數
·一般在十分之幾至幾mA/V的范圍內

6. 導通電阻RON
·導通電阻RON說明了VDS對ID的影響 ，是漏極特性某一點切線的斜率的倒數
·在飽和區，ID幾乎不隨VDS改變，RON的數值很大 ，一般在幾十千歐到幾百千歐之間
·由於在數字電路中 ，MOS管導通時經常工作在VDS=0的狀態下，所以這時的導通電阻RON可用原點的RON來近似
·對一般的MOS管而言，RON的數值在幾百歐以內

7. 極間電容
·三個電極之間都存在著極間電容：柵源電容CGS 、柵漏電容CGD和漏源電容CDS
·CGS和CGD約為1～3pF
·CDS約在0.1～1pF之間

8. 低頻雜訊系數NF
·雜訊是由管子內部載流子運動的不規則性所引起的
·由於它的存在，就使一個放大器即便在沒有信號輸人時，在輸 出端也出現不規則的電壓或電流變化
·雜訊性能的大小通常用雜訊系數NF來表示，它的單位為分貝（dB）
·這個數值越小，代表管子所產生的雜訊越小
·低頻雜訊系數是在低頻范圍內測出的雜訊系數
·場效應管的雜訊系數約為幾個分貝，它比雙極性三極體的要小

一、CMOS反相器

由本書模擬部分已知，MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路。
下圖表示CMOS反相器電路，由兩只增強型MOSFET組成，其中一個為N溝道結構，另一個為P溝道結構。為了電路能正常工作，要求電源電壓VDD大於兩個管子的開啟電壓的絕對值之和，即
VDD＞(VTN＋|VTP|) 。

1.工作原理

首先考慮兩種極限情況：當vI處於邏輯0時 ，相應的電壓近似為0V；而當vI處於邏輯1時，相應的電壓近似為VDD。假設在兩種情況下N溝道管 TN為工作管P溝道管TP為負載管。但是，由於電路是互補對稱的，這種假設可以是任意的，相反的情況亦將導致相同的結果。
下圖分析了當vI=VDD時的工作情況。在TN的輸出特性iD—vDS（vGSN＝VDD）(注意vDSN=vO)上 ，疊加一條負載線，它是負載管TP在 vSGP=0V時的輸出特性iD－vSD。由於vSGP＜VT（VTN=|VTP|=VT），負載曲線幾乎是一條與橫軸重合的水平線。兩條曲線的交點即工作點。顯然，這時的輸出電壓vOL≈0V（典型值＜10mV ，而通過兩管的電流接近於零。這就是說，電路的功耗很小（微瓦量級）

下圖分析了另一種極限情況，此時對應於vI＝0V。此時工作管TN在vGSN＝0的情況下運用，其輸出特性iD－vDS幾乎與橫軸重合 ，負載曲線是負載管TP在vsGP＝VDD時的輸出特性iD－vDS。由圖可知，工作點決定了VO＝VOH≈VDD；通過兩器件的電流接近零值 。可見上述兩種極限情況下的功耗都很低。

由此可知，基本CMOS反相器近似於一理想的邏輯單元，其輸出電壓接近於零或+VDD，而功耗幾乎為零。

2.傳輸特性

下圖為CMOS反相器的傳輸特性圖。圖中VDD=10V，VTN=|VTP|=VT=
2V。由於 VDD＞（VTN＋|VTP|），因此，當VDD-|VTP|>vI>VTN 時,TN和TP兩管同時導通。考慮到電路是互補對稱的，一器件可將另一器件視為它的漏極負載。還應注意到，器件在放大區（飽和區）呈現恆流特性，兩器件之一可當作高阻值的負載。因此，在過渡區域，傳輸特性變化比較急劇。兩管在VI=VDD/2處轉換狀態。

3.工作速度

CMOS反相器在電容負載情況下，它的開通時間與關閉時間是相等的，這是因為電路具有互補對稱的性質。下圖表示當vI=0V時 ，TN截止，TP導通，由VDD通過TP向負載電容CL充電的情況。由於CMOS反相器中，兩管的gm值均設計得較大，其導通電阻較小，充電迴路的時間常數較小。類似地，亦可分析電容CL的放電過程。CMOS反相器的平均傳輸延遲時間約為10ns。

二、CMOS門電路

1.與非門電路

下圖是2輸入端CMOS與非門電路，其中包括兩個串聯的N溝道增強型MOS管和兩個並聯的P溝道增強型MOS管。每個輸入端連到一個N溝道和一個P溝道MOS管的柵極。當輸入端A、B中只要有一個為低電平時，就會使與它相連的NMOS管截止，與它相連的PMOS管導通，輸出為高電平；僅當A、B全為高電平時，才會使兩個串聯的NMOS管都導通，使兩個並聯的PMOS管都截止，輸出為低電平。

因此，這種電路具有與非的邏輯功能，即
n個輸入端的與非門必須有n個NMOS管串聯和n個PMOS管並聯。

2.或非門電路

下圖是2輸入端CMOS或非門電路。其中包括兩個並聯的N溝道增強型MOS管和兩個串聯的P溝道增強型MOS管。

當輸入端A、B中只要有一個為高電平時，就會使與它相連的NMOS管導通，與它相連的PMOS管截止，輸出為低電平；僅當A、B全為低電平時，兩個並聯NMOS管都截止，兩個串聯的PMOS管都導通，輸出為高電平。
因此，這種電路具有或非的邏輯功能，其邏輯表達式為

顯然，n個輸入端的或非門必須有n個NMOS管並聯和n個PMOS管並聯。
比較CMOS與非門和或非門可知，與非門的工作管是彼此串聯的，其輸出電壓隨管子個數的增加而增加；或非門則相反，工作管彼此並聯，對輸出電壓不致有明顯的影響。因而或非門用得較多。

3.異或門電路

上圖為CMOS異或門電路。它由一級或非門和一級與或非門組成。或非門的輸出。而與或非門的輸出L即為輸入A、B的異或

如在異或門的後面增加一級反相器就構成異或非門，由於具有的功能，因而稱為同或門。異成門和同或門的邏輯符號如下圖所示。

三、BiCMOS門電路

雙極型CMOS或BiCMOS的特點在於，利用了雙極型器件的速度快和MOSFET的功耗低兩方面的優勢，因而這種邏輯門電路受到用戶的重視
。

1.BiCMOS反相器

上圖表示基本的BiCMOS反相器電路，為了清楚起見，MOSFET用符號M表示BJT用T表示。T1和T2構成推拉式輸出級。而Mp、MN、M1、M2所組成的輸入級與基本的CMOS反相器很相似。輸入信號vI同時作用於MP和MN的柵極。當vI為高電壓時MN導通而MP截止；而當vI為低電壓時,情況則相反，Mp導通，MN截止。當輸出端接有同類BiCMOS門電路時，輸出級能提供足夠大的電流為電容性負載充電。同理，已充電的電容負載也能迅速地通過T2放電。
上述電路中T1和T2的基區存儲電荷亦可通過M1和M2釋放，以加快
電路的開關速度。當vI為高電壓時M1導通，T1基區的存儲電荷迅速消散。這種作用與TTL門電路的輸入級中T1類似。同理 ，當vI為低電壓時，電源電壓VDD通過MP以激勵M2使M2導通，顯然T2基區的存儲電荷通過M2而消散。可見，門電路的開關速度可得到改善。

2.BiCMOS門電路

根據前述的CMOS門電路的結構和工作原理，同樣可以用BiCMOS技術實現或非門和與非門。如果要實現或非邏輯關系，輸入信號用來驅動並聯的N溝道MOSFET，而P溝道MOSFET則彼此串聯。正如下圖所示的
2輸入端或非門。

當A和B均為低電平時，則兩個MOSFET MPA和MPB均導通，T1導通而MNA和MNB均截止，輸出L為高電平。與此同時，M1通過MPA和MpB被VDD所激勵，從而為T2的基區存儲電荷提供一條釋放通路。
另一方面，當兩輸入端A和B中之一為高電平時 ，則MpA和MpB的通路被斷開，並且MNA或MNB導通，將使輸出端為低電平。同時，M1A或M1B為T1的基極存儲電荷提供一條釋放道路。因此 ，只要有一個輸入端接高電平，輸出即為低電平。

四、CMOS傳輸門

MOSFET的輸出特性在原點附近呈線性對稱關系，因而它們常用作模擬開關。模擬開關廣泛地用於取樣——保持電路、斬波電路、模數和數模轉換電路等。下面著重介紹CMOS傳輸門。

所謂傳輸門（TG）就是一種傳輸模擬信號的模擬開關。CMOS傳輸門由一個P溝道和一個N溝道增強型MOSFET並聯而成，如上圖所示。TP和TN是結構對稱的器件，它們的漏極和源極是可互換的。設它們的開啟電壓|VT|=2V且輸入模擬信號的變化范圍為-5V到+5V 。為使襯底與漏源極之間的PN結任何時刻都不致正偏 ，故TP的襯底接+5V電壓，而TN的襯底接-5V電壓 。兩管的柵極由互補的信號電壓（+5V和-5V）來控制，分別用C和表示。
傳輸門的工作情況如下：當C端接低電壓-5V時TN的柵壓即為-5V，vI取-5V到+5V范圍內的任意值時，TN均不導通。同時,TP的柵壓為+5V
，TP亦不導通。可見，當C端接低電壓時，開關是斷開的。
為使開關接通，可將C端接高電壓+5V。此時TN的柵壓為+5V ，vI在-5V到+3V的范圍內，TN導通。同時TP的棚壓為-5V ，vI在-3V到+5V的范圍內TP將導通。
由上分析可知，當vI＜-3V時，僅有TN導通，而當vI＞+3V時，僅有TP導通當vI在-3V到+3V的范圍內，TN和TP兩管均導通。進一步分析
還可看到，一管導通的程度愈深，另一管的導通程度則相應地減小。換句話說，當一管的導通電阻減小，則另一管的導通電阻就增加。由於兩管系並聯運行，可近似地認為開關的導通電阻近似為一常數。這是CMOS傳輸出門的優點。
在正常工作時，模擬開關的導通電阻值約為數百歐，當它與輸入阻抗為兆歐級的運放串接時，可以忽略不計。
CMOS傳輸門除了作為傳輸模擬信號的開關之外，也可作為各種邏輯電路的基本單元電路。

Ⅳ 求與門，或門，非門，與非門，或非門，與或門的含義和電路圖

門電路是數字邏輯的一種稱呼，有三種基本邏輯關系，即與、或、非，下面用一般電路來解釋：

1、與門

與：指同時的意思，A和B或者更多的條件，同時具備時，才能有結果，只要有一個條件不具備，就沒有結果。

只有當兩個開關都閉合時，電燈才會亮，就是兩個開關串聯。

2、或門

或：或者的意思，許多條件A，B，C等，其中至少有一個條件具備時，就有結果，只有所有條件都不具備時，才沒有結果。

只需要一個開關閉合，電燈就會點亮，就是兩個開關並聯。

3、非門

非：就是相反的意思，具備條件A，沒有結果，不具備條件A，則有結果。

只有在開關斷開時，電燈才會亮，就是一個開關和電燈並聯。

（資料來源：網路：門電路）

Ⅵ 誰給我解釋下數字電路中門電路還有非門和與非門都說下

門電路是數字電路的基本組成單元。它有一個或多個輸入端和一個輸出端,輸入和輸出為低電平和高電平(分別代表2進制0和1)。
門電路一般有:與門、或門、非門、與非門、或非門等
非門：輸出狀態（0或1）與輸入狀態相反。
與非門：以兩輸入的為例
，先把輸入求與，即同為1得1，只要兩輸入中有0則得0，在將得到的值求非後輸出。

Ⅶ 如何理解與門電路（問題很傻，高手勿笑）

首先說，理論知識很重要。搞實踐沒有理論會很膚淺。

「與」就是「乘」的意思。輸出電平＝各輸入電平的乘積。所以「A,B,C三個輸入端只要有一個輸入是低電平（0）則輸出端Y輸出為低電平（0）」這句話是正確的－－乘數中有一個是0，積就是0。

「A,B,C三個輸入端只要有一個輸入是低電平（0）則輸出端Y輸出為低電平（0），……是不是說因為A,B,C三點和Y是並聯關系？」－－－完全可以這樣理解。

「可是並聯電路不是都與電源電壓相等嗎？我覺得無論A,B,C是否導通，Y兩端的電壓都應該是電源電壓啊」－－－你張冠李戴了：
在比如家用照明電路中，電燈是與電源並聯的，所以電燈的電壓與電源電壓相等。
在本電路中，Y不是與電源並聯的，而是通過電阻R接電源U的，情況就完全不同了，當ABC任一輸入為「0」時，相應的D導通，電流在R上產生壓降，Y的電壓就不可能是電源電壓啦，而是電源電壓減去R壓降，在這里就是D的正向壓降，以硅二極體來說，是0.7V－－可忽略，認為Y無電壓（可把正向導通的二極體看成是導線），是低電平「0」
在ABC都是高電平1時，所有的二極體都不導通，（可能）只有Y的電流流經R，在R上產生壓降，所以Y的電壓是略小於電源U的，但Y的電流很小R的壓降也很小可忽略。認為Y的電壓等於電源，是高電平「1」。

Ⅷ 用最通俗易懂的話語解釋或門、與門、非門電路

與門：某財務室門為了安全，並列安裝了2把鎖，只有甲乙二人同時開鎖才可打開門,甲單獨開鎖打不開門，甲單獨開鎖也打不開門。或門則是甲單去開鎖門也開,乙單去開鎖門也開,一起去也開門。非門是甲去開鎖打不開門,乙去開鎖也不打開門,一起去也不打不開門。

Ⅸ 解釋CMOS門電路的輸入端為什麼不能懸空

這是有MOS管的特性決定的，MOS管輸入阻抗很大（柵極源極之間有一層氧化層），輸入阻抗大，對微弱信號的捕捉能力就很強（簡單地把干擾源等效為一個理想電壓源和一個內阻的串聯，根據分壓原理可知輸入電阻越大輸入的分壓越大），所以懸空時很容易受周圍信號的干擾。

靜態功耗低，每門功耗為納瓦級；邏輯擺幅大，近似等於電源電壓。抗干擾能力強，直流雜訊容限達邏輯擺幅的35%左右。可在較廣泛的電源電壓范圍內工作，便於與其他電路介面，速度快，門延遲時間達納秒級；在模擬電路中應用，其性能比NMOS電路好；與NMOS電路相比，集成度稍低。

(9)解釋門電路擴展閱讀：

由於兩管柵極工作電壓極性相反，故將兩管柵極相連作為輸入端，兩個漏極相連作為輸出端，如圖1(a)所示，則兩管正好互為負載，處於互補工作狀態。

當輸入低電平(Vi=Vss)時，PMOS管導通，NMOS管截止，輸出高電平。·

當輸入高電平（Vi=VDD）時，PMOS管截止，NMOS管導通，輸出為低電平。

在復雜直流電路中，某一段電路里的電流真實方向很難預先確定，在交流電路中，電流的大小和方向都是隨時間變化的。這時，為了分析和計算電路的需要，引入了電流參考方向的概念，參考方向又叫假定正方向。

所謂正方向，就是在一段電路里，在電流兩種可能的真實方向中，任意選擇一個作為參考方向（即假定正方向）。當實際的電流方向與假定的正方向相同時，電流是正值；當實際的電流方向與假定正方向相反時，電流就是負值。

Ⅹ 什麼是門電路，非門電路，與非門電路

【門】電路，就是【開關】電路。1、【與】門電路，就是以【與】的關系搭建的開關電路。2、【或】門電路，就是以【或】的關系搭建的電路。3、【非】門電路，就是以【非】的關系搭建的開關電路。4、與非門電路，就是以【與】相反的開關電路。——單獨解釋【與】、【或】、【非】、【與非】舉例：1、【與】：一個燈泡串聯兩個開關接電源，把燈開亮的條件是，兩個開關都接通，燈泡才亮，這兩個開關的【串聯】就是【與】的關系，即我【與】你同時接通才能搭建一個使燈得到信號的結果。2、【或】：兩個開關並聯接好再控制一個燈泡，我【或】你都能接通給燈泡提供信號使燈泡發光，兩個開關【並聯】是【或】的關系。3【非】：在一個發光的燈泡上並聯一個開關，開關接通時，燈泡反而不能發光，即【非】發光，這個開關制止了信號，是【非】的功能。4、【與非】：把兩個串聯好的開關，並聯在發光的燈泡的兩端上，在兩個開關都接通時，燈泡不發光，即我【與】你同時【串聯】接通時，燈泡是【非】發光狀態。還有【異或】門、【異或非】門-------道理同上。現在以【與非門】電路應用舉例：一個4【與非門】集成塊，內部含4個獨立的【與非門】。只舉例其中一個【與非門】的工作情況，它有兩個信號輸入端，一個輸出端，輸出端接一個已經發光的燈泡。當給一個輸入端一個正信號，燈泡仍然發光，當兩個輸入端都加給一個正信號時，燈泡熄滅。也就是我【與】你同時發出信號時，燈泡【非】發光。