抗干擾電路

1. 門電路的抗干擾能力取決於什麼

門電路的抗干擾能力取決於雜訊容限。
雜訊容限（英語：Noise Margin）是指在前一極輸出為最壞的情況下，專為保證後一極正常工作，所允許的最大雜訊幅度。在數字電路中，一般常以「1」態下（上）限雜訊容限和「0」態上（下）限雜訊容限中的最小值來表示電路（或元件）的雜訊容限。噪屬聲容限越大說明容許的雜訊越大，電路的抗干擾性越好。

2. 一般測控電路系統中提高信號抗干擾能力的措施主要有哪些

1.增加抗無線干擾濾波器，變頻器輸入和輸出抗干擾濾波器或電抗器;
2.在使用以單片回機、DSP等為答核心的控制系統中，編制軟體的時候，可以適當增加對檢測信號和輸出控制部分的軟體濾波，以增強系統自身的抗干擾能力。
3.線路要做閉環（或反饋）處理，控制電路也要做閉環處理。
4.盡量使用數字信號或RS485通訊傳輸
通訊線用雙絞線。
測控電路，即測量控制電路，測控系統的重要組成部分。測控系統主要由感測器、測控電路和執行機構三部分組成。在測控系統中測控電路是最靈活的部分，它具有便於放大、便於轉換、便於傳輸、便於適應各種使用要求的特點。測控系統乃至整個機器和生成系統的性能在很大程度上取決於測控電路。

3. 簡述pcb布局抗干擾的常用四種方法

在電子系統設計中，為了少走彎路和節省時間，應充分考慮並滿足抗干擾性 的要求，避免在設計完成後再去進行抗干擾的補救措施。形成干擾的基本要素有三個：
干擾三要素
干擾源
指產生干擾的元件、設備或信號，用數學語言描述如下：/dt， di/dt大的地方就是干擾源。如：雷電、繼電器、可控硅、電機、高頻時鍾等都可 能成為干擾源。
傳播路徑
指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳 播路徑是通過導線的傳導和空間的輻射。
敏感器件
指容易被干擾的對象。如：A/D、D/A變換器，單片機，數字IC， 弱信號放大器等。
抗干擾設計原則
抑制干擾源，切斷干擾傳播路徑，提高敏感器件的抗干擾性能。（類似於傳染病的預防）
抑制干擾源
抑制干擾源就是盡可能的減小干擾源的/dt，di/dt。這是抗干擾設計中最優 先考慮和最重要的原則，常常會起到事半功倍的效果。減小干擾源的/dt主要是通過在干擾源兩端並聯電容來實現。減小干擾源的 di/dt則是在干擾源迴路串聯電感或電阻以及增加續流二極體來實現。
抑制干擾源常用措施
1. 繼電器線圈增加續流二極體 ，消除斷開線圈時產生的反電動勢干擾。僅加 續流二極體會使繼電器的斷開時間滯後，增加穩壓二極體後繼電器在單位時間內可 動作更多的次數。
2. 在繼電器接點兩端並接火花抑制電路（一般是RC串聯電路，電阻一般選幾K 到幾十K，電容選0.01uF），減小電火花影響。
3. 給電機加濾波電路，注意電容、電感引線要盡量短。
4. 電路板上每個IC要並接一個0.01μF～0.1μF高頻電容，以減小IC對電源的 影響。注意高頻電容的布線，連線應靠近電源端並盡量粗短，否則，等於增大了電 容的等效串聯電阻，會影響濾波效果。
5. 布線時避免90度折線，減少高頻雜訊發射。
6. 可控硅兩端並接RC抑制電路，減小可控硅產生的雜訊（這個雜訊嚴重時可能 會把可控硅擊穿的）。
切斷干擾傳播路徑措施
按干擾的傳播路徑可分為傳導干擾和輻射干擾兩類。
所謂傳導干擾是指通過導線傳播到敏感器件的干擾。高頻干擾雜訊和 有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻干擾雜訊的傳播，有時也可加隔離光耦來解決。電源雜訊的危害最大，要特別 注意處理。所謂輻射干擾是指通過空間輻射傳播到敏感器件的干擾。一般的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感 器件上加蔽罩。
1. 充分考慮電源對單片機的影響。電源做得好，整個電路的抗干擾就 解決了一大半。許多單片機對電源雜訊很敏感,要給單片機電源加濾波電路或穩壓器，以減小電源雜訊對單片機的干擾。比如，可以利用磁珠和電容 組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠。
2. 如果單片機的I/O口用來控制電機等雜訊器件，在I/O口與雜訊源之 間應加隔離（增加π形濾波電路）。 控制電機等雜訊器件，在I/O口與雜訊源之 間應加隔離（增加π形濾波電路）。
3. 注意晶振布線。晶振與單片機引腳盡量靠近，用地線把時鍾區隔離 起來，晶振外殼接地並固定。此措施可解決許多疑難問題。
4. 電路板合理分區，如強、弱信號，數字、模擬信號。盡可能把干擾源（如電機，繼電器）與敏感元件（如單片機）遠離。
5. 用地線把數字區與模擬區隔離，數字地與模擬地要分離，最後在一 點接於電源地。A/D、D/A晶元布線也以此為原則，廠家分配A/D、D/A晶元 引腳排列時已考慮此要求。
6. 單片機和大功率器件的地線要單獨接地，以減小相互干擾。 大功率 器件盡可能放在電路板邊緣。
7. 在單片機I/O口，電源線，電路板連接線等關鍵地方使用抗干擾元件 如磁珠、磁環、電源濾波器，屏蔽罩，可顯著提高電路的抗干擾性能。
提高敏感器件抗干擾性能措施
1. 布線時盡量減少迴路環的面積，以降低感應雜訊。
2. 布線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦 合雜訊。
3. 對於單片機閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置 端在不改變系統邏輯的情況下接地或接電源。
4. 對單片機使用電源監控及看門狗電路，如：IMP809，IMP706，IMP813， X25043，X25045等，可大幅度提高整個電路的抗干擾性能。
5. 在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數字 電路。
6. IC器件盡量直接焊在電路板上，少用IC座。
部分內容參考：http://www.pcbhf.com/pcbchaoban/pcbchaoban/228.html
http://www.pcbhf.com/

4. 紅外對射抗干擾電路設計

1、將紅外接收管裝在不易被太陽直射的位置；
2、紅外接收管處加遮光罩。

5. 電路設計中的抗干擾措施,有那些

抗干擾設計與具體電路有著密切的關系，是一個很復雜的技術問題。這里僅就ＰＣＢ抗干擾設計中的幾項最基本的措施做一些簡要說明。更詳細的方法請參閱專業書籍。 １．電源線設計 根據印製線路板電流的大小，盡量加粗電源線寬度，減少環路電阻。尤其要注意使電源線、地線中的供電方向，與數據、信號的傳遞方向相反，即：從末級向前級推進的供電方式，這樣有助於增強抗雜訊能力。 ２．地線設計 地線既是特殊的電源線，也是信號線。除了遵循電源線設計的一般原則外，還要做到： ①不同的信號對地線的結構有不同的要求。數字地與模擬地分開，若線路板上既有邏輯電路又有線性電路，應使它們盡量分開；低頻電路的地應盡量採用單點並聯接地，實際布線有困難時可部分串聯後再並聯接地；高頻電路宜採用多點串聯接地，地線應短而粗，高頻元件周圍盡量用柵格狀大面積地箔。 ②接地線應盡量加粗。若接地線太細，接地電位將隨電流的變化和信號頻率的變化而變化，使雜訊加大，嚴重時將引起自激。因此應盡量加粗接地線，使它能通過三倍於印製板上的允許電流。如有可能，接地線寬度應在２－３ｍｍ以上。 ③數字電路系統的接地線構成閉環路，能提高抗雜訊能力。 ３．退藕電容配置 ＰＣＢ設計的常規做法之一是在印製板的各個關鍵部位配置適當的退藕電容，以提高電源迴路的抗干擾能力。退藕電容的一般配置原則是： ①電源輸入端跨接１０－１００ｕｆ的電解電容器。如有可能，接１００ｕＦ以上的更好。 ②原則上每個集成電路晶元都應布置一個０．０１ｐＦ的瓷片電容，如遇印製板空隙不夠，可每４－８個晶元布置一個１－１０ｐＦ的鉭電容。 ③對於抗噪能力弱、關斷時電源變化大的器件，如ＲＡＭ、ＲＯＭ存儲器件，應在晶元的電源線和地線引腳之間直接接入退藕電容。 ④電容引線不能太長，尤其是高頻旁路電容不能有引線。此外，還應注意以下兩點： a）在印製板中有接觸器、繼電器、按鈕等元件時，操作它們時均會產生較大火花放電，必須採用ＲＣ電路來吸收放電電流。一般Ｒ取１－２Ｋ，Ｃ取２．２－４７ＵＦ。 b）ＣＭＯＳ的輸入阻抗很高，且易受感應干擾，因此在使用時對不用使用的端子要接地或接正電源。

希望採納

6. 為什麼數字電路比模擬電路的抗干擾能力強

數字電路最終一般需要還原到原本的模擬信號。
為什麼抗干擾比模擬強？專舉個簡單屬(但也許但並不妥當的)的例子幫助理解：
A點需要傳一個1KHz的正弦波信號到B點。
直接將1KHz信號從A點傳到B點，途中經受各種干擾、雜訊附加，傳到B點時可能已經不是一個純粹的1KHz正弦波了。
但如果在A點先將信號取樣（數字化），信號只有-1，0，1，傳到B點時可能變成認這三個信號0.1，-0.9，1.1，但是B知道只有-1，0和1這三個信號，所以會「自糾正」為原始的正確數字信號，然後還原到模擬信號輸出即可。
至於為何能通過數字信號還原到模擬信號，這個就要學習學習奈奎斯特定律了。:)
還有一種模式就是告訴B自己能產生信號，只是不知道該用哪個。如果約定「0」是1KHz，「1」是2KHz，那麼傳個「0」到B顯然比傳1KHz過去顯然要輕松可靠得多。

7. 什麼叫電路的抗干擾能力

通俗點說，就是電路在有干擾的環境中正常工作的性能。現在電路工作的環境越來越小，越來越惡劣，對於電路正常工作有很大的挑戰，有些電路設計的好，就可以面對比較復雜的環境，而設計簡單的電路就經受不住考驗。

8. 電路的抗干擾

提高電子電路抗干擾能力的方法：
一、減小來自電源的雜訊
電源在向系統提供能源的同時，也將其雜訊加到所供電的電源上。電路中微控制器的復位線，中斷線，以及其它一些控制線最容易受外界雜訊的干擾。
電網上的強干擾通過電源進入電路。即使電池供電的系統，電池本身也有高頻雜訊。模擬電路中的模擬信號更經受不住來自電源的干擾。因此設計電源時要採取一定的抗干擾措施：(如輸入電源與強電設備動力線分開;採用隔離變壓器;採用低通濾波器;採用獨立功能塊單獨供電等)。
二、減小信號傳輸中的畸變
微控制器主要採用高速CMOS技術製造。信號輸入端靜態輸入電流在1mA左右，輸入電容10pF左右，輸入阻抗相當高。高速CMOS電路的輸出端都有相當的帶載能力，即相當大的輸出值，將一個門的輸出端通過一段很長線引到輸入阻抗相當高的輸入端，反射問題就很嚴重。它會引起信號畸變，增加系統雜訊。當Tpd>Tr時，就成了一個傳輸線問題，必須考慮信號反射、阻抗匹配等問題。
信號在印製板上的延遲時間與引線的特性阻抗有關，即與印製線路板材料的介電常數有關。可以粗略地認為，信號在印製板引線的傳輸速度，約為光速的1/3到1/2之間。微控制器構成的系統中常用邏輯電子元件的Tr(標准延遲時間)為3到18ns之間。
在印製線路板上，信號通過一個7W的電阻和一段25cm長的引線，線上延遲時間大致在4～20ns之間。也就是說，信號在印刷線路上的引線越短越好，最長不宜超過25cm。而且過孔數目也應盡量少，最好不多於2個。
當信號的上升時間快於信號延遲時間，就要按照快電子學處理。此時要考慮傳輸線的阻抗匹配，對於一塊印刷線路板上的集成塊之間的信號傳輸，要避免出現Td>Trd的情況，印刷線路板越大系統的速度就越不能太快。
用以下結論歸納印刷線路板設計的一個規則：信號在印刷板上傳輸，其延遲時間不應大於所用器件的標稱延遲時間。
·電源電路：產生各種電子電路的所需求電源。
·電子電路：亦稱電氣迴路。
·基頻電路，基頻，低頻率，使用基頻元件。
·高頻電路，高頻，高頻率，使用高頻元件。
·基頻、高頻混合電路
·被動元件：如電阻、電容、電感、二極體…等，有分基頻被動元件、高頻被動元件。
·主動元件：如電晶體、微處理器…等有分基頻主動元件、高頻主動元件。
【微處理器電路】：亦稱微控制器電路，形成計算機、游戲機、(播放器影、音)、各式各樣家電、滑鼠、鍵盤、觸控…等。
【電腦電路】：為微處理器電路進階電路，形成桌上型電腦、筆記型電腦、掌上型電腦、工業電腦…各樣電腦等。
【通訊電路】：形成電話、手機、有線網路、有線傳送、無線網路、無線傳送、光通訊、紅外線、光纖、微波通訊、衛星通訊等。
【顯示器電路】：形成螢幕、電視、儀表等各類顯示器。
【光電電路】：如太陽能電路。
【電機電路】：常運用於大電源設備、如電力設備、運輸設備、醫療設備、工業設備…等。
【串聯電路】：使同一電流通過所有相連接器件的聯結方式
【並聯電路】： 使同一電壓施加於所有相連接器件的聯結方式

9. 什麼是電路 提高電子電路抗干擾能力的方法

電路：由金屬導線和電氣、電子部件組成的導電迴路，稱為電路。在電路輸入端加上電源使輸入端產生電勢差，電路連通時即可工作。電流的存在可以通過一些儀器測試出來，如電壓表或電流表偏轉、燈泡發光等；按照流過的電流性質，一般把它分為兩種：直流電通過的電路稱為「直流電路」，交流電通過的電路稱為「交流電路」。
一、減小來自電源的雜訊
電源在向系統提供能源的同時，也將其雜訊加到所供電的電源上。電路中微控制器的復位線，中斷線，以及其它一些控制線最容易受外界雜訊的干擾。
電網上的強干擾通過電源進入電路。即使電池供電的系統，電池本身也有高頻雜訊。模擬電路中的模擬信號更經受不住來自電源的干擾。因此設計電源時要採取一定的抗干擾措施：(如輸入電源與強電設備動力線分開;採用隔離變壓器;採用低通濾波器;採用獨立功能塊單獨供電等)。
二、減小信號傳輸中的畸變
微控制器主要採用高速CMOS技術製造。信號輸入端靜態輸入電流在1 mA左右，輸入電容10pF左右，輸入阻抗相當高。高速CMOS電路的輸出端都有相當的帶載能力，即相當大的輸出值，將一個門的輸出端通過一段很長線引到輸入阻抗相當高的輸入端，反射問題就很嚴重。它會引起信號畸變，增加系統雜訊。當Tpd>Tr時，就成了一個傳輸線問題，必須考慮信號反射、阻抗匹配等問題。
三、減小信號線間的交叉干擾
CMOS工藝製造的微控制由輸入阻抗高，雜訊高，雜訊容限也很高，數字電路迭加100～200mv雜訊並不影響其工作。若是模擬電路，這種干擾就變為不能容忍。如果印刷線路板為四層板，其中有一層是大面積的地。或雙面板，信號線的反面是大面積的地時，這種信號間的交又干擾就會變小。原因是，大面積的地減小了信號線的特性阻抗，信號的反射大大減小。特性阻抗與信號線到地間的介質的介電常數的平方成反比，與介質厚度的自然對數成正比。若一模擬信號，要避免數字電路信號對它的干擾，那麼模擬信號線下方要有大面積的地，模擬信號線到數字信號線的距離要大於模擬信號線與地距離的2～3倍。可用局部屏蔽地，在有引結的一面引線左右兩側布以地線。
四、注意印刷線路板與元器件的高頻特性
在高頻情況下，印刷線路板上的引線，過孔，電阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略，電感的分布電容不可忽略。電阻產生對高頻信號的反射，引線的分布電容會起作用，當長度大於雜訊頻率相應波長的1/20時，就產生天線效應，雜訊通過引線向外發射。
五、元件布置要合理分區元件
在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數字電路部分，雜訊源部分(如繼電器，大電流開關等)這三部分合理地分開。使相互間的信號耦合為0。印刷電路板上，電源線和地線最重要。克服電磁干擾，最主要的手段就是接地。