邏輯電路課設

Ⅰ 數字與邏輯電路課程設計

這么復雜的數字邏輯電路設計分太少吧？？

Ⅱ 數字邏輯的課程設計，關於組合邏輯電路的

首先，通過555定時器產生頻率為1Hz的脈沖信號，該脈沖信號用於提供給D觸發器和剎車時的輸入信號。3個D觸發器用於產生三端輸出的001、010、100的循環信號，此信號提供左轉、右轉的原始信號。左轉、右轉的原始信號通過6個與門以及電鍵提供的高低電位信號，將原始信號分別輸出到左、右的3個汽車尾燈上。這部分電路起到信號分揀的作用。分揀之後的信號通過或門，實現與剎車、檢查電鍵信號的之間選擇。最終得到的信號即可輸出到發光二極體上，實現所需功能。 總體框圖：由於汽車左或右轉彎時，三個指示燈循環點亮，所以用三進制計數器控制解碼器電路順序輸出低電平，從而控制尾燈按要求點亮。由此得出在每種運行狀態下，各指示燈與各給定條件(S1、S0、CP、Q1、Q0)的關系，即邏輯功能表(如表6-2所示(表中0表示燈滅，1表示燈亮)。由表1得總體框圖如圖所示圖1汽車尾燈控制電路原理框圖表1汽車尾燈控制邏輯功能表
開關控制S1 S0三進制計數器Q1 Q0六個指示燈D6 D5 D4 D1 D2 D3
0 0
0 0 0 0 0 0
0 10 00 11 00 0 0 1 0 00 0 0 0 1 00 0 0 0 0 1
1 00 00 11 00 0 1 0 0 00 1 0 0 0 01 0 0 0 0 0
1 1
CP CP CP CP CP CP3.2 單元電路設計與分析3.2.1 開關控制電路的設計設74LSl38和顯示驅動電路的使能端信號分別為G和A，根據總體邏輯功能表分析及組合得G、A與給定條件(S1、S0、CP)的真值表，如表2所示。
開關控制S1 S0CP使能信號G A
0 0
0 1
0 1
1 1
1 0
1 1
1 1CP0 CP
表2 S1、S0、CP與 G、A邏輯功能真值表由表6—3經過整理得邏輯表達式, , 由上式得開關控制電路，如圖2所示圖2 開關控制電路
3.2.2 三進制計數器電路的設計三進制計數器電路可根據表1由雙J—K觸發器74LS76構成，此電路結構簡單，成本較低，選用此方案。電路圖如圖3所示
圖3 三進制計數器 3.2.3解碼與顯示驅動電路的設計解碼與顯示驅動電路的功能是：在開關控制電路輸出和三進制計數器狀態的作用下，提供6個尾燈控制信號，當解碼驅動電路輸出的控制信號為低電平時，相應指示燈點亮。因此，解碼與顯示驅動電路可用74LS138(其功能表如表3.3所示)、6個與非門和6個反相器構成，邏輯電路如圖3.10中的（Ⅰ）所示。圖中，解碼器74LS138的輸入端C、B、A分別接K1、Q1、Q0。當圖中G=F=1、K1=0時，對於計數器狀態Q1Q0為00、01、10，解碼器輸出依次為0，使得與指示燈D1、D2、D3對應的反相器輸出依次為低電平，從而使指示燈D1、D2、D3依次順序點亮，示意汽車右轉彎；當圖中G=F=1、K1=1時，對於計數器狀態Q1Q0為00、01、10，解碼器輸出依次為0，使得與指示燈D4、D5、D6對應的反相器輸出依次為低電平，從而使指示燈D4、D5、D6依次順序點亮，示意汽車左轉彎；當圖中G=0，F=1時，解碼器輸出為全1，使所有指示燈對應的反相器輸出全部為高電平，指示燈全部熄滅；當圖中G=0，F=cp時，所有指示燈隨cp的頻率閃爍。實現了4種不同模式下的尾燈狀態顯示。3.3.4 尾燈電路的設計尾燈顯示驅動電路由6個發光二極體和6各電阻構成，反相器G1—G3的輸出端也依次為0，指示燈D1→D2→D3按順序點亮，示意汽車右轉彎；反相器G4～G6的輸出端依次為0，故指示燈D4→D5→D6按順序點亮，示意汽車左轉彎。當G＝0，A=1時，74LSl38的輸出端全為1，G6～G1的輸出端也全為1，指示燈全滅；當G＝0，A＝CP時，指示燈隨CP的頻率閃爍。3.3.5 秒脈沖電路的設計由555定時器構成的多諧振盪器；如圖4為多諧震盪器的電路，由於555定時器內部的比較器靈敏度搞，輸出驅動電流大，功能靈活，又頻率受電壓和溫度影響很小。即此多諧振盪器的震盪頻率穩定。圖4 脈沖產生電路
3.3電路的安裝與調試其工作原理圖如圖5所示，經過以上所述的設計內容及要求的分析，可以圖5汽車尾燈控制器電路原理圖
圖5 電路原理圖首先，通過555定時器構成的多諧振盪器產生頻率為1Hz的脈沖信號，該脈沖信號用於提供給雙J-K觸發器構成的三進制計數器和開關控制電路中的三輸入與非門的輸入信號。其次，雙J-K觸發器構成的三進制計數器用於產生00、01、10的循環信號，此信號提供左轉、右轉的原始信號。最後，左轉、右轉的原始信號通過6個與非門，6個非門以及7410提供的高低電位信號，將原始信號分別輸出到左、右的3個汽車尾燈上。得到的信號即可輸出到發光二極體上，實現所需功能。4 心得體會及建議（四號，黑體）4.1 心得體會（小四號宋體，加粗）本次課程設計是我目前收獲最大的一次課程設計。我是工學專業的學生，設計是我們將來必需的技能，這次課程設計恰恰給我們提供了一個應用自己所學知識的機會，從到圖書館查找資料到對電路的設計對電路的模擬再到最後電路的成型，都對我所學的知識進行了檢驗。可以說，本次課程設計有苦也有甜。 設計思路是最重要的，只要你的設計思路是成功的，那你的設計已經成功了一半。因此我們應該在設計前做好充分的准備，像查找詳細的資料，為我們設計的成功打下堅實的基礎。 製作過程是一個考驗人耐心的過程，不能有絲毫的急躁，馬虎，對電路的調試要一步一步來，不能急躁，因為是在電腦上調試，比較慢，又要求我們有一個比較正確的調試方法，像把頻率調快等等。這又要我們要靈活處理，在不影響試驗的前提下可以加快進度。 要熟練地掌握課本上的知識，這樣才能對試驗中出現的問題進行分析解決。 留給我印象最深的是要設計一個成功的電路，必須要有耐心，要有堅韌的毅力。在整個電路的設計過程中，花費時間最多的是各個單元電路的連接及電路的細節設計上，如CP脈沖的供給通斷等。在多種方案的選擇中，我們仔細比較分析其原理以及可行的原因，最後還是在老師的耐心指導下，使整個電路可穩定工作。設計過程中，我深刻的體會到在設計過程中，需要反復實踐，其過程很可能相當煩瑣，有時花很長時間設計出來的電路還是需要重做，那時心中未免有點灰心，有時還特別想放棄，此時更加需要靜下心，查找原因。 總體來說，這次實習我受益匪淺。在摸索該如何設計電路使之實現所需功能的過程中，特別有趣，培養了我的設計思維，增加了實際操作能力。在讓我體會到了設計電路的艱辛的同時，更讓我體會到成功的喜悅和快樂。4.2 建議對於學生來說：做課程設計還是獨立完成好。在做設計之前一定要搞清楚各個元件的特徵與性質，做設計時就可以對號入座。而且做設計時要明白「要什麼,怎麼樣」這樣就不會盲目了，對於設計時會出現的各個錯誤現象，一定要仔細檢查線路，不要盲目的就認為元器件的問題，或是人為其他的問題。做課程設計最主要的是鍛煉實踐能力，所以要注重獨立思考怎樣設計，而不是照搬照套。對於指導老師來說：安排實驗時能否在充足的時間安排，還可以有選擇的選題，不要把題目限定得太死，充分激發學生興趣愛好，才能更激情的深刻地做好課程設計。5 附錄元器件明細表
元件名稱規格數量
電阻100Ω 500Ω82
電容100μF/25V2
發光二極體LED(共陰)6
555定時器NE5551
解碼器74LS1381
開關
2
其他各集成元件 74LS0074LS0474LS10 74LS76 74LS86111116參考文獻

Ⅲ 怎樣設計組合邏輯電路

組合邏輯電路的設計與分析過程相反，其步驟大致如下：
（1）根據對電路邏回輯功能答的要求，列出真值表；
（2）由真值表寫出邏輯表達式；
（3）簡化和變換邏輯表達式，從而畫出邏輯圖。
組合邏輯電路的設計，通常以電路簡單，所用器件最少為目標。在前面所介紹的用代數法和卡諾圖法來化簡邏輯函數，就是為了獲得最簡的形式，以便能用最少的門電路來組成邏輯電路。但是，由於在設計中普遍採用中、小規模集成電路（一片包括數個門至數十個門）產品，因此應根據具體情況，盡可能減少所用的器件數目和種類，這樣可以使組裝好的電路結構緊湊，達到工作可靠而且經濟的目的。

Ⅳ 設計一個組合邏輯電路需要哪四個步驟

組合邏輯電路的設計與分析過程相反，其步驟大致如下：
（1）根據對專電路邏輯功能屬的要求，列出真值表；
（2）由真值表寫出邏輯表達式；
（3）簡化和變換邏輯表達式，從而畫出邏輯圖。
組合邏輯電路的設計，通常以電路簡單，所用器件最少為目標。在前面所介紹的用代數法和卡諾圖法來化簡邏輯函數，就是為了獲得最簡的形式，以便能用最少的門電路來組成邏輯電路。但是，由於在設計中普遍採用中、小規模集成電路（一片包括數個門至數十個門）產品，因此應根據具體情況，盡可能減少所用的器件數目和種類，這樣可以使組裝好的電路結構緊湊，達到工作可靠而且經濟的目的。

Ⅳ 數字邏輯課設八位二進制加1計數器

搜一下：c語言單片機：利用實驗系統提供的八位邏輯電平顯示中的右邊四位，設計四位led小燈計數器，以二進制形式顯

Ⅵ 數字電路組合邏輯電路的設計

設英語為 A ，數學為 B ，政治為 C ，數電為 D 。

Y = ABD + CD

= ((ABD)' (CD)')'

Ⅶ 組合邏輯電路的一般分析步驟和設計步驟是什麼

一、組合邏輯電路的分析流程

與邏輯表示只有在決定事物結果的全部條件具備時，結果才發生。輸出變數為1的某個組合的所有因子的與表示輸出變數為1的這個組合出現、所有輸出變數為0的組合均不出現，因而可以表示輸出變數為1的這個組合。 組合邏輯電路的分析分以下幾個步驟：

（1）有給定的邏輯電路圖，寫出輸出端的邏輯表達式；

（2）列出真值表；

（3）通過真值表概括出邏輯功能，看原電路是不是最理想，若不是，則對其進行改進。

二、組合邏輯電路的設計步驟

(1) 由實際邏輯問題列出真值表;

(2) 由真值表寫出邏輯表達式;

(3) 化簡、變換輸出邏輯表達式；

(4) 畫出邏輯圖。

(7)邏輯電路課設擴展閱讀

常見的算術運算電路有：

1、半加器與全加器

①半加器

兩個數A、B相加，只求本位之和，暫不管低位送來的進位數，稱之為「半加」。

完成半加功能的邏輯電路叫半加器。實際作二進制加法時，兩個加數一般都不會是一位，因而不考慮低位進位的半加器是不能解決問題的 。

②全加器

兩數相加，不僅考慮本位之和，而且也考慮低位來的進位數，稱為「全加」。實現這一功能的邏輯電路叫全加器。

2、加法器

實現多位二進制數相加的電路稱為加法器。根據進位方式不同，有串列進位加法器和超前進位加法器兩種 。

①四位串列加法器：如T692。優點：電路簡單、連接方便。缺點：運算速度不高。最高位的計算，必須等到所有低位依此運算結束，送來進位信號之後才能進行。為了提高運算速度，可以採用超前進位方式 。

②超前進位加法器：所謂超前進位，就是在作加法運算時，各位數的進位信號由輸入的二進制數直接產生。

Ⅷ 數字邏輯電路課程設計----交通燈控制器

用VHDL做嗎？