單片機硬體電路設計

『壹』 單片機的電路怎麼設計

單片機的電路要實現控制LED燈，需要以單片機最小系統的方式來實現，單片機最小系統由2部分內構成：
第1部分：單片機容復位電路。硬體組成：電容+電阻構成復位電路。
第2部分：單片機時鍾電路。電阻組成：12MHz晶振+11pF陶瓷電容，提供單片機的工作周期。
完成單片機最小系統後再完成LED燈的控制，LED燈與單片機的IO埠連接時，需要將LED燈串聯220Ω的電阻限流。然後單片機的一組IO口最多串聯2個LED燈，如果要多個LED燈，那最多可以在單片機的IO口並聯4組2個串接在一起的LED燈。單片機有32個IO口，如此算下來，你一個IO口做多可以控制8個LED燈，那麼32個IO口，單片機可以控制256個LED燈。
關於LED的一閃一閃的問題，這個採用單片機的內部定時器即可，51單片機內部有T0、T1供給2個定時器，可以根據需要自行設定。
生活不止有眼前的苟且，還有詩和遠方

頭像賬號也是騰訊賬號。有問題可以添加@

『貳』 在單片機硬體電路設計時，經常用到上拉電阻，上拉電阻是怎麼把電壓拉高的

一般就是將不確定的信號固定在高電平，或者是加大單片機的驅動能力。
一般的接法就是通過一個電阻接到電源上，這樣當單片機的引腳沒有輸出信號的時候，電阻就相當於導線，這時引腳為高電平，當單片機的引腳有低電平輸入的時候，電壓通過電阻不會改變引腳的電壓，但是卻能夠分得一部分電流，進而提高驅動能力。
說兩個例子吧：
按鍵的電路應該知道吧，如果沒有按鍵按下的時候是高電平，有按鍵的時候是低電平按鍵的功能就是把單片機的引腳接地，現在問題出來了，但你按鍵松開的時候，如果沒有上拉電阻，那麼單片機的引腳就會一直停留在低電平，讓單片機誤認為一直有按鍵按下。
再說一個驅動能力的，一般驅動數碼管或者指示燈的時候就需要上拉電阻，這是因為如果單片機的驅動能力如果不夠的話指示燈是不會亮的，通過上拉電阻，電流經過電源電阻指示燈這條迴路，就不會出現指示燈不亮的情況。
不知道你明白沒有

『叄』 設計硬體電路中要注意哪些方面

硬體電路設計包括原理圖設計和PCB板設計，在具體設計中要注意以下幾點

（1）在原理圖設計中，要充分利用單片機的硬體資源，合理分配單片機的I/O口，提高產品的性價比。

（2）單片機外圍電路較多時，必須考慮其驅動能力。驅動能力不足時，系統工作不可靠，可通過增設線驅動器增強驅動能力或減少晶元功耗來降低匯流排負載。

（3）可靠性及抗干擾設計是硬體設計中必不可少的一部分，它包括晶元器件選擇、去耦濾波、印刷電路板布線、通道隔離等。

（4）硬體電路的安裝調試，必須制訂嚴格的調試步驟，保證儀器儀表和器件的安全。根據智能電子鍾的設計方案，繪制電路原理圖和PCB板圖，最後進行硬體安裝與調試。

『肆』 單片機的基本外圍電路

1. 電源電路，給單片機提供穩定的電源

2. 時鍾電路，用晶振和電容給單片機提供穩定的時鍾基準信號

3. 復位電路，按鍵和電容搭建成單片機復位電路，用於復位
   

『伍』 單片機如何與USB介面相連接其硬體電路如何設計

數據接收存儲技術革新是信號採集處理領域內的一個重要課題。利用這種技術，可以把信號的實時採集和精確處理在時間上分為兩個階段，有利於獲得令人更滿意的處理結果。在無線數傳接收設備中應用數據接收存儲方法時，除了要滿足數據傳輸速率和差錯控制方面的要求外，還需要考慮如何使設備易於攜帶、介面簡單、使用方便。
傳統外設介面技術不但數據傳輸速率較低，獨佔中斷、I/O地址、DMA通道等計算機系統關鍵資源，容易造成資源沖突問題，而且使用時繁雜的安裝配置手續也給終端用戶帶來了諸多不便。近年來，USB介面技術迅速發展，新型計算機紛紛對其提供支持。USB2.0是USB技術發展的最新成果，利用USB2.0介面技術開發計算機外設，不但可以借用其差錯控制機制[1][6]減輕開發人員的負擔、獲得高速數據傳輸能力（480Mb/s），而且可以實現便捷的機箱外即插即用特性，方便終端用戶的使用。
1 無線數傳接設備總體構成
無線數傳接收設備是某靶場測量系統的一個重要組成部分。如圖1所示，該設備由遙測接收機利用天線接收經過調制的無線電波信號，解調後形成傳輸速率為4Mb/s的RS-422電平差分串列數據流。以幀同步字打頭的有效數據幀周期性地出現在這些串列數據中。數據轉存系統從中提取出有效的數據幀，並在幀同步字後插入利用GPS接收機生成的本地時間信息，用於記錄該幀數據被接收到的時間，然後送給主機硬體保存。
在無線數傳接收設備中，數據轉存系統是實現數據接收存儲的關鍵子系統。下面將詳細介紹該系統的硬體實現及工作過程。

2 數據轉存系統基本構成及硬體實現
數據轉存系統主要由FPGA模塊、DSP模塊、USB2.0介面晶元構成，各個模塊之間的相互關系如圖2所示示。圖中，4Mb/s的串列數據輸入信號SDI已由RS-422差分電平轉換為CMOS電平。為突出重點，不太重要的信號連線未在圖中繪出。下面分別介紹這幾個模塊的主要功能。
2.1 FPGA模塊實現及春功能
FPGA模塊在Altera公司ACEX系列的EP1K30TI144-2晶元中實現。其中主要的功能子模塊有：位同步邏輯、幀同步邏輯、授時時鍾和解碼邏輯。位同步邏輯主要由數字鎖相環構成，用於從串列數據輸入信號SDI中恢復出位時鍾信號。幀同步邏輯從位同步邏輯的輸出信號提取幀同步脈沖。兩者為DSP利用其同步串列口接收串列數據作好准備。這樣，利用一對差分信號線就可以接收同步串列數據，簡化了印製電路板的外部介面。授時時鍾在DSP和GSP接收機的協助下生成精度為0.1ms的授時信息。解碼邏輯用於實現系統互聯。
2.2 DSP模塊實現及其功能
DSP模塊是數據轉存系統的主控模塊，在T1公司16位定點DSP晶元TMS320F206[4]中實現。在DSP的外部數據空間還配置了32KX16的高速SRAM，可以緩存80餘幀數據，用於提高系統的差錯控制能力。DSP利用同步串列口接收FPGA送來的同步串列數據，利用非同步串口接收GPS接收機送來時間信息（用於初始化FPGA授時時鍾），利用外部匯流排介面訪問FPGA授時時鍾、外部SRAM、ISP1581的片內寄存器。可以看出DSP模塊主要用於完成數據幀的接收、重組以及轉存調度等任務。

ISP1581晶元是PHILIPS公司推出的高速USB2.0設備控制器，實現了USB2.0/1.1物理層、協議層，完全符合USB2.0規范，即支持高速(480Mb/s)操作，又支持全速（12Mb/s）操作。ISP1581沒有內嵌微處理器，但對微處理器操作了靈活的介面。在上電時，通過配置BUS——CONF、DAO、MODE1、MODE0、DA1引腳電平可以適應絕大多數的微處理器介面類型。例如，通過BUS_CONF/DA0引腳，匯流排配置可以選擇普通處理器模塊（Generic Phocessor mode）中分割匯流排模式（Split Bus Mode）；在普通處理器模式下，通過MODE0/DA1引腳可以選擇讀寫選通為8051風格或者Motorola風格。
在數據轉存系統中，ISP1581用於處理主機的高速數據傳輸。它工作在普通處理器介面模式下，採用8051風格的讀寫選通信號，由DSP晶元TMS320F206控制。兩者在選定工作方式下的信號連線如圖3所示，圖中未畫出的信號引腳可以懸空，供電引腳的連接方式在參考資料[2]第46頁有簡明描述。在FPGA解碼邏輯的作用下，ISP1581的片內寄存器被映射在DSP的片外數據空間中。DSP通過8位地址線選擇要訪問的寄存器，在讀寫選通信號的控制下，利用16位數據線與選定的寄存器交換數據。在訪問ISP1581單位元組寄存器時，數據匯流排高位元組內容無關緊要。ISP1581通過中斷引腳INT向DSP報告發生的匯流排事件，利用D+、D-引腳完成與主機的數據交換。
3 數據轉存系統的工作過程
系統加電後，當FPGA配置過程結束時，如果有串列數據輸入，位同步邏輯和幀同步邏輯便啟動同步過程。同時，DSP片內FLASH中復位中斷服務程序c_int0()[4]被立即執行，在建立好C語言的工作環境下，它會調用主函數main()。在main()中，需要安排好一系列有先後順序的初始化工作。其中，ISP1581的初始化過程比較復雜，需要考慮設備採用的供電方式（這里為自供電[6]方式）、插接主機和系統上電的先後次序，並需要與USB匯流排枚舉[1][6]過程相結合。
在FPGA中的位同步邏輯和幀同步邏輯均進入同步狀態，且DSP主控模塊配合主機完成初始化任務後，即可啟動數據的傳輸過程。下面介紹一下ISP1581的初始化過程及DSP控制的數據幀的接收機轉存流程。
3.1 ISP1581的初始化
在初始化過程中，首先需要設置影響ISP1581自身工作方式的一些寄存器，然後與主機端USB系統配合進行，應答來自主機端的設備請求。當數據轉存系統板作為USB 2.0設備通過連接器連到主機USB根集線器上的一個埠時，主機便可檢測到這一連接，接著給該埠加電，檢測設備並激活該埠，向USB設備發送復位信號。設備收到這一復位信號後，即進入預設狀態，此後就能夠通過預設通信通道響應主機端送來的設備請求。主機通過描述符請求（GET_DESCRIPTOR）獲得設備端的詳細信息，通過設置地址請求（SET_ADDRESS）設置設備地址，通過設置配置請求（SET_CONFIGURATION）選定合適的設備配置。在設備成功響應了這些設備請求之後，就可以與主機通信了。

在響應主機請求的過程中，DSP需要配置ISP1581的端點以實現不同類型的傳輸通道。根據數據傳輸速率的要求，除了預設的控制通道外，系統中實現了一個批傳輸(bulk)[1]類型的輸入通道。這樣，ISP1581就可以像FIFO一樣方便地從數據轉存系統向主機傳輸數據，而且具有差錯控制能力，簡化了設備端軟體設計的復雜性。
3.2 數據幀的接收轉存過程
系統正常工作時，需要與主機端程序相互配合。主要端需要開發者實現的程序包括設備驅動程序和應用程序。在Windows 2000操作系統下，USB設備驅動程序為WDM模型的驅動程序，開發環境DriverStudio為WDM型驅動程序提供了框架結構，使得驅動開發變得非常容易（參見參考文獻[5]第八、九、十章）。驅動程序接收應用程序的請求，利用USB匯流排驅動程序（US-BD）和主機控制器驅動程序（HCD）通過主機控制器安排USB匯流排事務，設備端則根據這些事務調度相應的數據幀的傳輸。關於主機埠如何安排匯流排事務可以查閱參考文獻[1]。以下著重介紹設備端數據的調度過程。
數據幀的接收轉存過程主要由DSP負責，DSP在外部SRAM中建立了一個數據幀的隊列，如圖4所示。系統主要工作在中斷驅動模式下，與同步串列口相關的中斷服務程序負責建立隊列的尾部，對應於ISP1581中斷引腳INT的中斷服務程序負責建立隊列的頭部。
當以幀同步字打頭的一幀數據以串列位流的形式到來時，FPGA產生的幀同步脈沖可以直接啟動DSP同步串列口接收數據，該同步脈沖同時以中斷方式通知DSP為一幀數據的接收做好准備。DSP接到通知後，首先檢查外部SRAM中是否有足夠的空間容納一幀數據。如果沒有空間，則丟棄當前數據幀（根據設計，這種情況是很少見的）；如果有空間，則為當前數據幀保留足夠的空間。接著在幀起始位置填寫幀步字，讀取授時時鍾的當前值並填寫在幀同步字後。這樣，一個新的數據幀（圖4中數據幀F_N）就建立了，但是並沒有加入到隊列中，而是要等待來自同步串列口的後繼數據嵌入該幀中後再加入到隊列中。
同步串列口的接收緩沖區在接收到若干字（由初始化時的設置決定）後，會向DSP提出中斷請求。在中斷服務程序中，DSP讀取接收緩沖區中的內容，並將其填入上述新開辟的幀F_N中。在一幀數據接收完畢後，就將該幀添加到隊列的尾部，表示該幀數據已經准備好（圖4中數據幀F_R），可以通過ISP1581送給主機硬體保存。

DSP在查詢到隊列中有已經准備好的數據幀存在時，就設置ISP1581的端點索引寄存器（Endpoint Index Register）使其指向初始化時配置的批傳輸輸入端點，然後將隊列首幀數據通過ISP1581的數據埠寄存器（Data Port Register）填寫在端點緩沖區中。在端點緩沖區被填滿後，它就自動生效。在不能填滿端點緩沖區的情況下，可以通過設置控制功能寄存器（Control Function Register）的VENDP位[2]強制該端點緩沖區生效。端點緩沖區生效後，在USB匯流排上下一IN令牌到來時，該端點緩沖區中的數據就通過USB匯流排傳輸到主機中。主機成功接收到數據後，會給ISP1581以ACK應答。能夠通過INT引腳報告給DSP，DSP就可以繼續往端點中填寫該幀其餘數據。
在隊列首幀數據被成功轉移到主機後，DSP就丟棄首幀數據。如果隊列在還有數據幀，則將次首幀作為首幀，繼續前述傳輸過程；如果沒有要傳輸的數據幀，則為隊列首幀指針Head_Ptr賦空值（NULL），等待新的數據幀的到來。
USB2.0是計算機外設介面技術發展的最新成功，具有廣闊的應用前景。本文介紹了PHILIPS公司USB2.0介面晶元ISP1581在無線數據接收設備中的應用。高性能、便攜化的無線數據傳接收設備。其在靶場實彈試驗中受到了用戶的好評。

PC機的RS-232C串列口是使用最多的介面之一。因此，4串口、8串口等以增加串口數量為目的的ISA匯流排卡產品大量問世。一般串口應用只是使用了RXD和TXD兩條傳輸線和地線所構成的串口的最基本的應用條件，而本文介紹一個利用PC機的RS-232串口加上若干電路來實現多串口需求的介面電路。
1．PC機串口的RTS和DTR及擴展電路
RTS和DTR是PC機中8250晶元的MODEM控制寄存器的兩個輸出引角D1和D0位，口地址為COM1的是3FCH，口地址為COM2的是2FCH。我們可以利用對MODEM控制寄存器3FCH或2FCH的寫操作對其進行控制。從而利用該操作和擴展電路實現對TXD和RXD進行多線擴展，圖1是其擴展電路。
在圖1所示的PC機串口擴展電路中，74LS161是二進制計數器，1腳是清0端，2腳是計數端，計數脈沖為負脈沖信號，4051是八選一雙向數字/模擬電子開關電路，其中一片用於正向輸出，一片用於反向輸出。該擴展電路工作原理是通過控制PC機串口的DTR輸出的高低電平來形成74LS161的P2腳計數端的負脈沖信號，使161的輸出端P14（QA）、P13（QB）、P12（QC）、P11（QD）腳依次在0000到1111十六個狀態中變化，本電路僅使用了QA、QB、QC三個輸出來形成對4051的ABC控制，最終使得4051（1）的輸入端TXD依次通過與TX1～TX8導通而得到輸出信號，4051（2）的輸出端RXD與RX1～RX8依次導通形成輸入信號。由於RXD和TXD的導通是一一對應的，因此串口通信就可以依次通過與多達8個帶有三線基本串口的外部設備進行通信傳輸以實現數據傳送。PC機端的電平轉換電路是將RS232電平轉換為TTL電平，外設端的電平轉換電路是將TTL電平轉換為RS232電平。由於這種轉換有許多電路可以實現，因而，這里不再介紹。
2．電路使用程序
對PC機串口COM1的編程如下：
……
… ；對COM1口的波特率等設置；
MOV DX，3FCH
MOV AL，XXXXXX01B
OUT DX，AL；D1生成RTS負脈沖，對74LS161輸出端清0
MOV AL，XXXXXX11B；
OUT DX，AL ；4051的RX1和TX1導通
CALL COM ；調用通信子程序，與第一個外部設備通信；
MOV CX，7 ；設置循環計數器；
NEXT：MOV DX ，3FCH
MOV AL，XXXXXX10B
OUT DX ，AL ；D0位生成DTR的負脈沖，形成161的P2腳計數脈沖
MOV AL，XXXXXX11B
OUT DX，AL ；RX2和TX2導通
CALL COM ；調用通信子程序，與第二個外部設備通信
LOOP NEXT ；循環與另外6個外部設備通信
…
… ；通信子程序略
3．使用說明
由於該擴展的多路介面在通信時共用一個子程序，因此在與某一路導通時，系統只能與這一路的外部設備進行通信聯絡。
如果工作現場需要立即和某一路通信，則需要對3FCH的D1位執行兩個寫操作並在RTS腳形成負脈沖，以對7416I清0後，再連接執行若干次對DTR的兩次寫操作。例如想對第4路外設通信，則需要執行完成對74LS161清0後，再連續三次對3FCH的D0位進行兩個寫操作以形成DTR腳的負脈沖，然後即可調用通信子程序。
如需使用PC機的COM2串口，只需將程序中的3F8H～3FDH全部換成2F8H～2FDH即可。
如果使用十六選一雙向數字/模擬電子開關電路，可將74LS161的QA、QB、QC、QD四個輸出端接至電子開關的四個控制端A、B、C、D，這樣就可以達到一個PC機的RS232口與16個帶有串口的外設的數據通信。

『陸』 單片機硬體設計需要注意哪些問題

(1)存儲器擴展：容量需求，在選擇時就考慮到單片機的內部存儲器資源，如能滿足要求就不需要進行擴展，在必須擴展時注意存儲器的類型、容量和介面，一般盡量留有餘地，並且盡可能減少晶元的數量。選擇合適的方法、ROM和RAM的形式，RAM是否要進行掉電保護等。

(2)I/O介面的擴展：單片機應用系統在擴展I/O介面時應從體積、價格、負載能力、功能等幾個方面考慮。應根據外部需要擴展電路的數量和所選單片機的內部資源(空閑地址線的數量)選擇合適的地址解碼方法。

(3)輸入通道的設計：輸入通道設計包括開關量和模擬輸入通道的設計。開關量要考慮介面形式、電壓等級、隔離方式、擴展介面等。模擬量通道的設計要與信號檢測環節(感測器、信號處理電路等)結合起來，應根據系統對速度、精度和價格等要求來選擇.

(4)輸出通道的設計：輸出通道設計包括開關量和模擬量輸出通道的設計。

(5)人機界面的設計：人機界面的設計包括輸入鍵盤、開關、撥碼盤、啟/停操作、復位、顯示器、列印、指示、報警等

(6)通信電路的設計：單片機應用系統往往作為現場測控設備，常與上位機或同位機構成測控網路。
(7)印刷電路板的設計與製作：電路原理圖和印刷電路板的設計常採用專業設計軟體進行設計，如Protel，OrCAD等。
(8)負載容限的考慮：單片機匯流排的負載能力是有限的。如MCS-51的P0口的負載能力為4mA，最多驅動8個TTL電路，P1～P3口的負載能力為2mA，最多驅動4個TTL電路。
(9)信號邏輯電平兼容性的考慮：在所設計的電路中，可能兼有TTL和CMOS器件
(10)電源系統的配置：單片機應用系統一定需要電源，要考慮電源的組數、輸出功率、抗干擾。
(11)抗干擾的實施：採取必要的抗干擾措施是保證單片機系統正常工作的重要環節

『柒』 請簡述單片機系統的設計過程是怎樣的

單片機應用系統設計分為硬體設計與軟體設計兩部分及系統調試三個部分，大致過程如下：一、硬體電路設計1、根據任務需求規劃確定單片機類型及外圍介面電路方案；2、根據方案設計具體電路。二、軟體設計1、根據目標任務的功能需求，結合硬體電路控制方式，規劃設計軟體功能模塊；2、將功能模塊細化成流程圖；3、根據流程圖編寫程序代碼；4、將編譯後的目標代碼下載到實物單片機或虛擬單片機進行軟體模擬調試；三、系統調試1、將初調成功的目標的代碼下載到單片機目標試驗板進行軟硬體聯調及功能驗證；2、驗證成功符合設計要求，就可以進入小批量測試了。

『捌』 單片機控制系統的硬體設計包括哪些

單片機硬體設計，是針對設計需求，以單片機為核心來設計外圍電路的。首先要有電源部分，因為單片機供電電壓大多是5V或者3.3V，還要有時鍾電路、復位電路，這是最基本的。然後就是根據實際項目需求，加入通訊電路、輸入輸出電路等等。

『玖』 畢業設計做單片機應該怎麼做

1、單片機的硬體系統是由單片機、A/D轉換器和顯示驅動電路等組成。一般在硬體電路設計完成時，應選擇標准化、模塊化的典型電路和符合單片機應用系統的常規電路在系統中.相關器件以及相關電路一定要做到性能匹配.當外接電路較多時.還應考慮驅動能力。在硬體設計中.必不可少的是可靠性和干擾性.這與自身的硬體系統有關.因此應認真對待。

2、針對於硬體的電路總體設計和各部分電路的組成.系統軟體可分為數據採集、數據顯示、數據傳輸和數據存儲這4個基本功能。軟體系統包括主程序、系統監控、定時/中斷等子程序。

主程序為整個通用數據採集系統的主體部分.它由若干個模塊組成：自檢與初始化模塊、MD轉換程序模塊、顯示驅動模塊、監控程序模塊、按鍵程序模塊、數據上傳通訊模塊、數據定時存儲模塊。

其中有些模塊還包含有子模塊，使用時下一級模塊被高一級模塊調用，各部分既相互獨立.又相互聯系主程序首先是系統初始化.當運行正常後.進入數據採集軟體的主程序運行.使用默認配置參數來設定系統的採集通道數，完成數據採集、數據顯示、數據傳輸及數據定時存儲等基本功能。

(9)單片機硬體電路設計擴展閱讀

通常，在各種工業設計環境中遇至不同形式的干擾.單片機數據採集系統是軟硬體的結合.因此設計者應從軟硬兩方面消除.結合各種抵抗干擾的方法互相補充和完善.才能確保系統可靠、安全、正確地運行。

單片機系統被干擾後會集中表現在幾個方面：控制狀態失效、採集數據誤差大、數據發生亂碼以及程序的運行失控這些干擾有內、外因素的干擾.所以軟硬體都應當採取有效的措施進行解決。

硬體系統的干擾就是防和抗的概念.即消除和抑制干擾源：降低系統對干擾信號的敏感性;切斷干擾對系統的耦合。而相應的措施有隔離、屏蔽、接地、提高信噪比、濾波以及電壓保護等軟體抗於擾主要是通過軟體的合理編制降低單片機系統對干擾的靈敏度。解決的技術有指令冗餘技術、軟體陷阱技術、「看門狗」技術、數字濾波技術等方法。

『拾』 單片機硬體電路設計有哪些步驟

要想確定與單片機相連的晶元，首先要看你想拿它來做什麼，如果是採集信號的話內，還要看你採集的是那種容信號，如果是音頻信號，那麼可以選擇一些音頻解碼晶元，如AD1836；如果是採集視頻信號，就要選擇視頻解碼晶元，如ADV7171。總之要根據前端的信號類型選擇相應的晶元，許多感測器的作用就是採集外部的各種信號。 晶元確定好後，進行引腳相連主要看兩大方面的：一是控制介面，即單片機通過此介面實現對晶元的寄存器設置，實現晶元的各種功能。常見的控制介面是串列控制介面，有的支持SPI，有的支持I2C；二是數據通信介面，即用於單片機和晶元之間的數據傳輸，把採集的數據通過這個介面發給單片機，這個介面有串列的也有並行。一般引腳連接在晶元手冊中會有一個推薦電路，可以去參考