幾本邏輯電路

⑴ 數字邏輯電路的教材有哪些

《數字電路與邏輯設計》我們的教材

不過推薦這本《現代數字電路與邏輯設計》（清華大學出版社的）

⑵ 基本的邏輯電路是

邏輯電路按其邏復輯功能和結構特點可分制為組合邏輯電路和時序邏輯電路。
單一的與門、或門、與非門、或非門、非門等邏輯門不足以完成復雜的數字系統設計要求。組合邏輯電路是採用兩個或兩個以上基本邏輯門來實現更實用、復雜的邏輯功能。
一、組合邏輯電路的基本特點
組合邏輯電路是由與門、或門、非門、與非門、或非門等邏輯門電路組合而成的，組合邏輯電路不具有記憶功能，它的某一時刻的輸出直接由該時刻電路的輸入狀態所決定，與輸入信號作用前的電路狀態無關。
二、組合邏輯電路的分析方法
組合邏輯電路的分析方法一般按以下步驟進行：
1． 根據邏輯電路圖，由輸入到輸出逐級推導出輸出邏輯函數式。
2． 對邏輯函數式進行化簡和變換，得到最簡式。
3． 由化簡的邏輯函數式列出真值表。
4． 根據真值表分析、確定電路所完成的邏輯功能。

⑶ 基本邏輯門電路有哪些各有什麼特點

高、低電平可以分別代表邏輯上的「真」與「假」或二進制當中的1和0，從而實現邏輯運算。常見的邏輯門包括「與」門，「或」門，「非」門，「異或」門（也稱：互斥或）等等。
組成
邏輯門可以用電阻、電容、二極體、三極體等分立原件構成，成為分立元件門。也可以將門電路的所有器件及連接導線製作在同一塊半導體基片上，構成集成邏輯門電路。
簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之後產生高電平或者低電平的信號。
作用
高、低電平可以分別代表邏輯上的「真」與「假」或二進制當中的1和0，從而實現邏輯運算。常見的邏輯門包括「與」門，「或」門，「非」門，「異或」門（也稱：互斥或）等等。
邏輯門可以組合使用實現更為復雜的邏輯運算。
類別
邏輯門電路是數字電路中最基本的邏輯元件。所謂門就是一種開關，它能按照一定的條件去控制信號的通過或不通過。門電路的輸入和輸出之間存在一定的邏輯關系(因果關系)，所以門電路又稱為邏輯門電路。基本邏輯關系為「與」、「或」、「非」三種。邏輯門電路按其內部有源器件的不同可以分為三大類。第一類為雙極型晶體管邏輯門電路，包括TTL、ECL電路和I2L電路等幾種類型；第二類為單極型MOS邏輯門電路，包括NMOS、PMOS、LDMOS、VDMOS、VVMOS、IGT等幾種類型；第三類則是二者的組合BICMOS門電路。常用的是CMOS邏輯門電路。
1、TTL全稱Transistor-Transistor Logic,即BJT-BJT邏輯門電路，是數字電子技術中常用的一種邏輯門電路，應用較早，技術已比較成熟。TTL主要有BJT（Bipolar Junction Transistor 即雙極結型晶體管，晶體三極體）和電阻構成，具有速度快的特點。最早的TTL門電路是74系列，後來出現了74H系列，74L系列，74LS,74AS,74ALS等系列。但是由於TTL功耗大等缺點，正逐漸被CMOS電路取代。 TTL門電路有74（商用）和54（軍用）兩個系列，每個系列又有若干個子系列。TTL電平信號被利用的最多是因為通常數據表示採用二進制規定，+5V等價於邏輯「1」，0V等價於邏輯「0」，這被稱做TTL（晶體管-晶體管邏輯電平）信號系統，這是計算機處理器控制的設備內部各部分之間通信的標准技術。
TTL電平信號對於計算機處理器控制的設備內部的數據傳輸是很理想的，首先計算機處理器控制的設備內部的數據傳輸對於電源的要求不高以及熱損耗也較低，另外TTL電平信號直接與集成電路連接而不需要價格昂貴的線路驅動器以及接收器電路；再者，計算機處理器控制的設備內部的數據傳輸是在高速下進行的，而TTL介面的操作恰能滿足這個要求。TTL型通信大多數情況下，是採用並行數據傳輸方式，而並行數據傳輸對於超過10英尺的距離就不適合了。這是由於可靠性和成本兩面的原因。因為在並行介面中存在著偏相和不對稱的問題，這些問題對可靠性均有影響。

⑷ 我們學過的基本邏輯門電路有哪些

應該說我們學過的基本邏輯門電路有與門邏輯電路非門邏輯電路與非門邏輯電路和或門邏輯電路。這些都是最基本的邏輯門電路。

⑸ 數字邏輯電路的圖書目錄

第1章 數字邏輯的基礎知識
引言
1.1 數字電路的信號
1.1.1 模擬量與數字量
模擬量是指變數在一定范圍連續變化的量；也就是在一定范圍（定義域）內可以取任意值。數字量是分立量不是連續變化量只能取幾個分立值二進制數字變數只能取兩個值。
數字量是物理量的一種。一類物理量的變化在時間上和數量上都是離散的。它們的變化在時間上是不連續的，總是發生在一系列離散的瞬間。同時，它們的數值大小和每次的增減變化都是某一個最小數量單位的整數倍，而小於這個最小數量單位的數值沒有任何物理意義。這一類物理量叫做數字量。
1.1.2 數字電路及其信號
用數字信號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。現代的數字電路由半導體工藝製成的若干數字集成器件構造而成。邏輯門是數字邏輯電路的基本單元。存儲器是用來存儲二值數據的數字電路。從整體上看，數字電路可以分為組合邏輯電路和時序邏輯電路兩大類。
1.2 數字電路所用的數制
1.2.1 進制數
1.2.2 十進制數和二進制數間的互相轉換
1.2.3 八進制數和十六進制數
1.3 數字電路常用的碼制與編碼
1.3.1 原碼、反碼和補碼
原碼(true form)是一種計算機中對數字的二進制定點表示方法。原碼表示法在數值前
增加了一位符號位（即最高位為符號位）：正數該位為0，負數該位為1（0有兩種表示：+0和-0），其餘位表示數值的大小。
所謂原碼就是二進制定點表示法，即最高位為符號位，「0」表示正，「1」表示負，其餘位表示數值的大小。
反碼表示法規定：正數的反碼與其原碼相同；負數的反碼是對其原碼逐位取反，但符號位除外。
原碼10010= 反碼11101 （10010，1為符號碼，故為負）
補碼(two's complement) 1、在計算機系統中，數值一律用補碼來表示（存儲）。 主要原因：使用補碼，可以將符號位和其它位統一處理；同時，減法也可按加法來處理。另外，兩個用補 碼表示的數相加時，如果最高位（符號位）有進位，則進位被舍棄。 2、補碼與原碼的轉換過程幾乎是相同的。
1.3.2 BCD碼(二-十進制編碼)
1.3.3格雷(IGray)碼
1.4 邏輯代數基本知識
1.4.1 基本運算
1.4.2 復合運算
1.4.3 邏輯代數的定律
1.4.4 邏輯函數的標准形式
1.4.5 邏輯函數的化簡
本章小結
思考題及習題
第2章 晶體管開關及門電路
引言
2.1 晶體管的開關特性及簡單門電路
2.1.1 二極體的開關特性
2.1.2 雙極晶體管的開關特性
2.1.3 MOS管的開關特性
2.1.4 分立元件構成的門電路
2.2 TTL(三極體-三極體邏輯)門電路
2.2.1 TTL與非門的電路結構與工作原理
2.2.2 TTL與非門的特性
2.2.3 其他類型TTL門電路
2.2.4 TTL集成電路的系列產品
2.3 其他類型雙極型數字集成電路
2.3.1 ECL(發射極耦合邏輯)門電路
2.3.2 IIL(集成注入邏輯)門電路
2.4 CMOS集成門電路
2.4.1 CMOS反相器的電路結構和工作原理
2.4.2 CMOS反相器的輸入特性和輸出特性
2.4.3 其他CMOS集成門電路
2.4.4 TTL電路與CMOS電路間的連接
2.4.5 低電壓CMOS電路及邏輯電平轉換器
2.4.6 CMOS集成電路系列產品
2.4.7 CMOS集成電路使用注意事項
本章小結
思考題及習題
第3章 組合邏輯電路
引言
3.1 組合邏輯電路的一般分析與設計
3.1.1 組合邏輯電路的一般分析
3.1.2 組合邏輯電路的設計(用門電路)
3.2 常用組合邏輯電路及其中規模集成器件
3.2.1加法器
加法器是產生數的和的裝置。加數和被加數為輸入，和數與進位為輸出的裝置為半加器。若加數、被加數與低位的進位數為輸入，而和數與進位為輸出則為全加器。常用作計算機算術邏輯部件，執行邏輯操作、移位與指令調用。在電子學中，加法器是一種數位電路，其可進行數字的加法計算。在現代的電腦中，加法器存在於算術邏輯單元（ALU）之中。加法器可以用來表示各種數值，如：BCD、加三碼，主要的加法器是以二進製作運算。由於負數可用二的補數來表示，所以加減器也就不那麼必要。
3.2.2編碼器
3.2.3 解碼器及數據分配器
3.2.4 數據選擇器
3.2.5 圖案移位器
3.2.6 數碼比較器
3.2.7 奇偶校驗碼的產生器/校驗器
3.3 用中規模集成器件設計組合邏輯電路
3.3.1 用數據選擇器實現組合邏輯電路
3.3.2 用解碼器、加法器實現組合邏輯電路
3.4 組合邏輯電路的冒險
3.4.1 競爭與冒險現象
3.4.2 冒險的判斷、避免及消除
本章小結
思考題及習題
第4章 觸發器與波形變換、產生電路
引言
4.1 脈沖信號
4.1.1 脈沖信號的描述
4.1.2 波形的產生與變換
4.2 觸發器
4.2.1 基本RS觸發器
4.2.2 同步RS觸發器
4.2.3 主從延遲型JK觸發器
4.2.4 邊沿型D觸發器
4.2.5 邊沿型JK觸發器
4.2.6 觸發器的類型
4.2.7 各類觸發器的開關工作特性及抗干擾能力比較
4.3施密特電路
4.3.1 用門電路組成的施密特電路
4.3.2 集成施密特電路
4.3.3 施密特電路的應用
4.4 單穩態電路
4.4.1 用門電路組成的單穩態電路
4.4.2 集成單穩態電路
4.4.3 單穩態電路的應用
4.5 多諧振盪器
4.5.1 用門電路組成的多諧振盪器
4.5.2 用施密特電路構成的多諧振盪器
4.5.3 石英晶體多諧振盪器
4.6 555集成定時器
4.6.1 555集成定時器的工作原理
4.6.2 555集成定時器的應用舉例
本章小結
思考題及習題
第5章 時序邏輯電路
引言
5.1 時序邏輯電路的基本概念
5.2 時序邏輯電路的描述
5.3 鎖存器、寄存器、移位寄存器
5.3.1 鎖存器
5.3.2 寄存器
5.3.3 移位寄存器
5.3.4 寄存器的應用
5.4 計數器
5.4.1 同步計數器
5.4.2 非同步計數器
5.4.3 N進制計數器
5.4.4 計數器的應用實例
5.5 時序邏輯電路的設計
5.5.1 原始狀態圖和原始狀態表的建立
5.5.2 狀態化筒
5.5.3 狀態分配
5.5.4 狀態轉移和激勵列表
5.5.5 激勵方程和輸出方程
5.5.6 邏輯圖
5.5.7 輸出與輸入之間的關系
5.5.8 自啟動與非自啟動
5.5.9 非同步時序邏輯電路的設計
5.5.10 輸出方波的奇數分頻器
5.6 序列信號發生器
5.6.1 移存器型序列信號發生器
5.6.2 計數器型序列信號發生器
5.6.3 LFSR(線性反饋移存器)型序列信號發生器
本章小結
思考題及習題
第6章 存儲器與可編程邏輯器件
引言
6.1 存儲器
6.1.1 SAM(順序存取存儲器)
6.1.2 RAM(隨機存取存儲器)
6.1.3 ROM(只讀存儲器)
6.2 可編程邏輯器件
6.2.1 可編程器件的邏輯表示法
6.2.2 簡單可編程邏輯器件
6.2.3 高密度可編程邏輯器件
6.2.4Altera公司的開發系統QuartusⅡ
本章小結
思考題及習題
第7章 硬體描述語言(VHDL)
引言
7.1 VHDL程序的組成
7.1.1 實體
7.1.2 構造體
7.1.3 包集合
7.1.4 庫
7.1.5 配置
7.2 VHDL的標識符、客體、數據類型和操作符
7.2.1 VHDL的標識符
7.2.2 VHDL的客體
7.2.3 VHDL的數據類型
7.2.4 子類型
7.2.5 屬性
7.2.6 VHDL的運算操作符
7.3 VHDL構造體的描述方法
7.3.1 順序描述語句
7.3.2 並發描述語句
7.3.3 斷言語句
7.4 數字電路的VHDL設計舉例
7.4.1 基本邏輯門的VHDL設計源文件
7.4.2 組合邏輯電路的VHDL設計源文件
7.4.3 時序邏輯電路的VHDL設計
7.4.4 只讀存儲器(ROM)的VHDL設計
本章小結
思考題及習題
第8章 可測性設計及邊界掃描技術
引言
8.1 概述
8.2 可測性設計
8.2.1 特定設計
8.2.2 結構設計
8.3 邊界掃描測試BST
8.3.1 邊界掃描設計基本結構
8.3.2 邊界掃描測試的工作方式
8.3.3 邊界掃描單元的級聯
8.3.4 邊界掃描描述語言(BSDL)
本章小結
思考題及習題
第9章 數模與模數轉換
引言
9.1 D/A轉換器
9.1.1 D/A轉換器的基本工作原理
9.1.2 二進制權電阻網路D/A轉換器
9.1.3 倒T形電阻網路D/A轉換器
9.1.4 權電流型D/A轉換器
9.1.5 D/A轉換器的主要性能參數
9.1.6 串列輸入的D/A轉換器
9.2 A/D轉換器
9.2.1 A/D轉換器的基本工作原理
9.2.2 並行比較型A/D轉換器
9.2.3 逐次漸近型A/D轉換器
9.2.4 積分型A/D轉換器
9.2.5 A/D轉換器的主要技術指標
9.2.6 串列輸出的A/D轉換器
9.3 D/A轉換器和A/D轉換器的應用
9.3.1 D/A轉換器應用舉例
9.3.2 A/D轉換器應用舉例
本章小結
思考題及習題
附錄1 邏輯函數列表化簡法C語言源程序
附錄2 國家標准圖形符號簡表
附錄3 英漢名詞對照(以英文字母為序)
主要參考文獻

⑹ 什麼是邏輯電路

邏輯電路是指完成邏輯運算的電路。這種電路，一般有若干
個輸入版端和一個 或幾個輸出端，當權輸入信號之間滿足某一
特定邏輯關系時，電路就開通，有輸 出;否則，電路就關閉
無輸出。所以，這種電路又叫邏輯門電路，簡稱門電路

⑺ 基本的邏輯門電路是

最基本的邏輯電路，與，或，非，三種門電路。除了這三種，還有與非門、或非門、與或非門、異或門等幾種

⑻ 邏輯電路分哪幾類其特點是什麼

一、基本門電路

非門：NOT 運算 .... 邏輯反 ...... 輸入是 1 輸出為0，反之亦反
與門：AND 運算 .... O = A * B ...只要一個為 0 即輸出 0
或門：OR 運算 .... O = A + B ...只要一個為 1 則輸出即為 1
異或：XOR 運算 .... 兩個邏輯輸入不同則為 1 ，反之為 0

還有組合：與非、或非，都相當於輸出再取反運算...

二、功能電路

觸發器、計數器、加法器...

三、可編程器件

很多了，工程應用

四、超大規模器件

存儲器（27C128...）、CPU（Intel80486...）

⑼ 基本邏輯門電路有三種,即:________門電路、________門電路和________門電路。

基本邏輯運算有與、或、非三種，所以基本邏輯門電路也有三種，即（與）門電路、（或）門路和（非）門路。

⑽ 基本的邏輯電路有哪些

邏輯電路按其邏輯功能和結構特點可分為組合邏輯電路和時序邏輯電路。

單一的與門回、或門、與非門答、或非門、非門等邏輯門不足以完成復雜的數字系統設計要求。組合邏輯電路是採用兩個或兩個以上基本邏輯門來實現更實用、復雜的邏輯功能。

一、組合邏輯電路的基本特點

組合邏輯電路是由與門、或門、非門、與非門、或非門等邏輯門電路組合而成的，組合邏輯電路不具有記憶功能，它的某一時刻的輸出直接由該時刻電路的輸入狀態所決定，與輸入信號作用前的電路狀態無關。

二、組合邏輯電路的分析方法

組合邏輯電路的分析方法一般按以下步驟進行：

1． 根據邏輯電路圖，由輸入到輸出逐級推導出輸出邏輯函數式。

2． 對邏輯函數式進行化簡和變換，得到最簡式。

3． 由化簡的邏輯函數式列出真值表。

4． 根據真值表分析、確定電路所完成的邏輯功能。

例1 分析如圖所示電路的邏輯功能。