門電路圖邏輯

Ⅰ 門電路與門邏輯電路圖講解。

門電路的輸入
用以實現基本邏輯運算和復合邏輯運算的單元電路稱為門電路。常用的門電路在邏輯功能上有與門、或門、非門、與非門、或非門、與或非門、異或門等幾種。 「門」是這樣的一種電路：它規定各個輸入信號之間滿足某種邏輯關系時，才有信號輸出，通常有下列三種門電路：與門、或門、非門（反相器）。從邏輯關系看，門電路的輸入端或輸出端只有兩種狀態，無信號以「0」表示，有信號以「1」表示。也可以這樣規定：低電平為「0」，高電平為「1」，稱為正邏輯。反之，如果規定高電平為「0」，低電平為「1」稱為負邏輯，然而，高與低是相對的，所以在實際電路中要選說明採用什麼邏輯，才有實際意義，例如，負與門對「1」來說，具有「與」的關系，但對「0」來說，卻有「或」的關系，即負與門也就是正或門；同理，負或門對「1」來說，具有「或」的關系，但對「0」來說具有「與」的關系，即負或門也就是正與門。
基本的邏輯電路
凡是對脈沖通路上的脈沖起著開關作用的電子線路就叫做門電路，是基本的邏輯電路。門電路可以有一個或多個輸入端，但只有一個輸出端。門電路的各輸入端所加的脈沖信號只有滿足一定的條件時，「門」才打開，即才有脈沖信號輸出。從邏輯學上講，輸入端滿足一定的條件是「原因」，有信號輸出是「結果」，門電路的作用是實現某種因果關系——邏輯關系。所以門電路是一種邏輯電路。基本的邏輯關系有三種：與邏輯、或邏輯、非邏輯。與此相對應，基本的門電路有與門、或門、非門。
集成電路
分立元件組成
門電路可用分立元件組成，也可做成集成電路，但目前實際應用的都是集成電路。由於單一品種的與非門可以構成各種復雜的數字邏輯電路，而器件品種單一，給備件、調試都會帶來很大方便，所以集成電路工業產品中並沒有與門、或門，而供應與非門。
與門電路真值表
A B 結果 0 0 0 0 1 0 1 0 0 1 1 1 或門電路真值表： A B 結果 0 0 0 0 1 1 1 0 1 1 1 1 非門電路真值表： A 結果 0 1 1 0
------------------------------------------
門邏輯電路圖（就是相應電路圖）網路里發不上去

Ⅱ 分別畫出與，或，非三種基本邏輯門電路符號

與，或，非三種基本邏輯門電路符號是：

1 「!」(邏輯內非)、「&&」(邏輯與)、「||」(邏輯或)是三種邏輯運容算符。

2 「邏輯與」相當於生活中說的「並且」，就是兩個條件都同時成立的情況下「邏輯與」的運算結果才為「真」。

(2)門電路圖邏輯擴展閱讀：

邏輯運算又稱布爾運算布爾用數學方法研究邏輯問題，成功地建立了邏輯演算。他用等式表示判斷，把推理看作等式的變換。

這種變換的有效性不依賴人們對符號的解釋，只依賴於符號的組合規律 。這一邏輯理論人們常稱它為布爾代數。邏輯非，就是指本來值的反值。

但是如果左邊操作數為false，就不計算右邊的表達式，直接得出false。類似於短路了右邊。| 稱為邏輯或，只有兩個操作數都是false，結果才是false。

|| 稱為簡潔或或者短路或，也是只有兩個操作數都是false，結果才是false。但是如果左邊操作數為true，就不計算右邊的表達式，直接得出true。類似於短路了右邊。

Ⅲ 門電路工作原理

第五節 CMOS邏輯門電路
http://www.fjtu.com.cn/fjnu/courseware/0321/course/_source/web/lesson/char2/j6.htm 看看把

CMOS邏輯門電路是在TTL電路問世之後 ，所開發出的第二種廣泛應用的數字集成器件，從發展趨勢來看，由於製造工藝的改進，CMOS電路的性能有可能超越TTL而成為佔主導地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠優於TTL。此外，幾乎所有的超大規模存儲器件 ，以及PLD器件都採用CMOS藝製造，且費用較低。
早期生產的CMOS門電路為4000系列 ，隨後發展為4000B系列。當前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器，然後介紹其他CMO邏輯門電路。

MOS管結構圖

MOS管主要參數：

1.開啟電壓VT
·開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導電溝道所需的柵極電壓；
·標準的N溝道MOS管，VT約為3～6V；
·通過工藝上的改進，可以使MOS管的VT值降到2～3V。

2. 直流輸入電阻RGS
·即在柵源極之間加的電壓與柵極電流之比
·這一特性有時以流過柵極的柵流表示
·MOS管的RGS可以很容易地超過1010Ω。

3. 漏源擊穿電壓BVDS
·在VGS=0（增強型）的條件下 ，在增加漏源電壓過程中使ID開始劇增時的VDS稱為漏源擊穿電壓BVDS
·ID劇增的原因有下列兩個方面：
（1）漏極附近耗盡層的雪崩擊穿
（2）漏源極間的穿通擊穿
·有些MOS管中，其溝道長度較短，不斷增加VDS會使漏區的耗盡層一直擴展到源區，使溝道長度為零，即產生漏源間的穿通，穿通後
，源區中的多數載流子，將直接受耗盡層電場的吸引，到達漏區，產生大的ID

4. 柵源擊穿電壓BVGS
·在增加柵源電壓過程中，使柵極電流IG由零開始劇增時的VGS，稱為柵源擊穿電壓BVGS。

5. 低頻跨導gm
·在VDS為某一固定數值的條件下 ，漏極電流的微變數和引起這個變化的柵源電壓微變數之比稱為跨導
·gm反映了柵源電壓對漏極電流的控制能力
·是表徵MOS管放大能力的一個重要參數
·一般在十分之幾至幾mA/V的范圍內

6. 導通電阻RON
·導通電阻RON說明了VDS對ID的影響 ，是漏極特性某一點切線的斜率的倒數
·在飽和區，ID幾乎不隨VDS改變，RON的數值很大 ，一般在幾十千歐到幾百千歐之間
·由於在數字電路中 ，MOS管導通時經常工作在VDS=0的狀態下，所以這時的導通電阻RON可用原點的RON來近似
·對一般的MOS管而言，RON的數值在幾百歐以內

7. 極間電容
·三個電極之間都存在著極間電容：柵源電容CGS 、柵漏電容CGD和漏源電容CDS
·CGS和CGD約為1～3pF
·CDS約在0.1～1pF之間

8. 低頻雜訊系數NF
·雜訊是由管子內部載流子運動的不規則性所引起的
·由於它的存在，就使一個放大器即便在沒有信號輸人時，在輸 出端也出現不規則的電壓或電流變化
·雜訊性能的大小通常用雜訊系數NF來表示，它的單位為分貝（dB）
·這個數值越小，代表管子所產生的雜訊越小
·低頻雜訊系數是在低頻范圍內測出的雜訊系數
·場效應管的雜訊系數約為幾個分貝，它比雙極性三極體的要小

一、CMOS反相器

由本書模擬部分已知，MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路。
下圖表示CMOS反相器電路，由兩只增強型MOSFET組成，其中一個為N溝道結構，另一個為P溝道結構。為了電路能正常工作，要求電源電壓VDD大於兩個管子的開啟電壓的絕對值之和，即
VDD＞(VTN＋|VTP|) 。

1.工作原理

首先考慮兩種極限情況：當vI處於邏輯0時 ，相應的電壓近似為0V；而當vI處於邏輯1時，相應的電壓近似為VDD。假設在兩種情況下N溝道管 TN為工作管P溝道管TP為負載管。但是，由於電路是互補對稱的，這種假設可以是任意的，相反的情況亦將導致相同的結果。
下圖分析了當vI=VDD時的工作情況。在TN的輸出特性iD—vDS（vGSN＝VDD）(注意vDSN=vO)上 ，疊加一條負載線，它是負載管TP在 vSGP=0V時的輸出特性iD－vSD。由於vSGP＜VT（VTN=|VTP|=VT），負載曲線幾乎是一條與橫軸重合的水平線。兩條曲線的交點即工作點。顯然，這時的輸出電壓vOL≈0V（典型值＜10mV ，而通過兩管的電流接近於零。這就是說，電路的功耗很小（微瓦量級）

下圖分析了另一種極限情況，此時對應於vI＝0V。此時工作管TN在vGSN＝0的情況下運用，其輸出特性iD－vDS幾乎與橫軸重合 ，負載曲線是負載管TP在vsGP＝VDD時的輸出特性iD－vDS。由圖可知，工作點決定了VO＝VOH≈VDD；通過兩器件的電流接近零值 。可見上述兩種極限情況下的功耗都很低。

由此可知，基本CMOS反相器近似於一理想的邏輯單元，其輸出電壓接近於零或+VDD，而功耗幾乎為零。

2.傳輸特性

下圖為CMOS反相器的傳輸特性圖。圖中VDD=10V，VTN=|VTP|=VT=
2V。由於 VDD＞（VTN＋|VTP|），因此，當VDD-|VTP|>vI>VTN 時,TN和TP兩管同時導通。考慮到電路是互補對稱的，一器件可將另一器件視為它的漏極負載。還應注意到，器件在放大區（飽和區）呈現恆流特性，兩器件之一可當作高阻值的負載。因此，在過渡區域，傳輸特性變化比較急劇。兩管在VI=VDD/2處轉換狀態。

3.工作速度

CMOS反相器在電容負載情況下，它的開通時間與關閉時間是相等的，這是因為電路具有互補對稱的性質。下圖表示當vI=0V時 ，TN截止，TP導通，由VDD通過TP向負載電容CL充電的情況。由於CMOS反相器中，兩管的gm值均設計得較大，其導通電阻較小，充電迴路的時間常數較小。類似地，亦可分析電容CL的放電過程。CMOS反相器的平均傳輸延遲時間約為10ns。

二、CMOS門電路

1.與非門電路

下圖是2輸入端CMOS與非門電路，其中包括兩個串聯的N溝道增強型MOS管和兩個並聯的P溝道增強型MOS管。每個輸入端連到一個N溝道和一個P溝道MOS管的柵極。當輸入端A、B中只要有一個為低電平時，就會使與它相連的NMOS管截止，與它相連的PMOS管導通，輸出為高電平；僅當A、B全為高電平時，才會使兩個串聯的NMOS管都導通，使兩個並聯的PMOS管都截止，輸出為低電平。

因此，這種電路具有與非的邏輯功能，即
n個輸入端的與非門必須有n個NMOS管串聯和n個PMOS管並聯。

2.或非門電路

下圖是2輸入端CMOS或非門電路。其中包括兩個並聯的N溝道增強型MOS管和兩個串聯的P溝道增強型MOS管。

當輸入端A、B中只要有一個為高電平時，就會使與它相連的NMOS管導通，與它相連的PMOS管截止，輸出為低電平；僅當A、B全為低電平時，兩個並聯NMOS管都截止，兩個串聯的PMOS管都導通，輸出為高電平。
因此，這種電路具有或非的邏輯功能，其邏輯表達式為

顯然，n個輸入端的或非門必須有n個NMOS管並聯和n個PMOS管並聯。
比較CMOS與非門和或非門可知，與非門的工作管是彼此串聯的，其輸出電壓隨管子個數的增加而增加；或非門則相反，工作管彼此並聯，對輸出電壓不致有明顯的影響。因而或非門用得較多。

3.異或門電路

上圖為CMOS異或門電路。它由一級或非門和一級與或非門組成。或非門的輸出。而與或非門的輸出L即為輸入A、B的異或

如在異或門的後面增加一級反相器就構成異或非門，由於具有的功能，因而稱為同或門。異成門和同或門的邏輯符號如下圖所示。

三、BiCMOS門電路

雙極型CMOS或BiCMOS的特點在於，利用了雙極型器件的速度快和MOSFET的功耗低兩方面的優勢，因而這種邏輯門電路受到用戶的重視
。

1.BiCMOS反相器

上圖表示基本的BiCMOS反相器電路，為了清楚起見，MOSFET用符號M表示BJT用T表示。T1和T2構成推拉式輸出級。而Mp、MN、M1、M2所組成的輸入級與基本的CMOS反相器很相似。輸入信號vI同時作用於MP和MN的柵極。當vI為高電壓時MN導通而MP截止；而當vI為低電壓時,情況則相反，Mp導通，MN截止。當輸出端接有同類BiCMOS門電路時，輸出級能提供足夠大的電流為電容性負載充電。同理，已充電的電容負載也能迅速地通過T2放電。
上述電路中T1和T2的基區存儲電荷亦可通過M1和M2釋放，以加快
電路的開關速度。當vI為高電壓時M1導通，T1基區的存儲電荷迅速消散。這種作用與TTL門電路的輸入級中T1類似。同理 ，當vI為低電壓時，電源電壓VDD通過MP以激勵M2使M2導通，顯然T2基區的存儲電荷通過M2而消散。可見，門電路的開關速度可得到改善。

2.BiCMOS門電路

根據前述的CMOS門電路的結構和工作原理，同樣可以用BiCMOS技術實現或非門和與非門。如果要實現或非邏輯關系，輸入信號用來驅動並聯的N溝道MOSFET，而P溝道MOSFET則彼此串聯。正如下圖所示的
2輸入端或非門。

當A和B均為低電平時，則兩個MOSFET MPA和MPB均導通，T1導通而MNA和MNB均截止，輸出L為高電平。與此同時，M1通過MPA和MpB被VDD所激勵，從而為T2的基區存儲電荷提供一條釋放通路。
另一方面，當兩輸入端A和B中之一為高電平時 ，則MpA和MpB的通路被斷開，並且MNA或MNB導通，將使輸出端為低電平。同時，M1A或M1B為T1的基極存儲電荷提供一條釋放道路。因此 ，只要有一個輸入端接高電平，輸出即為低電平。

四、CMOS傳輸門

MOSFET的輸出特性在原點附近呈線性對稱關系，因而它們常用作模擬開關。模擬開關廣泛地用於取樣——保持電路、斬波電路、模數和數模轉換電路等。下面著重介紹CMOS傳輸門。

所謂傳輸門（TG）就是一種傳輸模擬信號的模擬開關。CMOS傳輸門由一個P溝道和一個N溝道增強型MOSFET並聯而成，如上圖所示。TP和TN是結構對稱的器件，它們的漏極和源極是可互換的。設它們的開啟電壓|VT|=2V且輸入模擬信號的變化范圍為-5V到+5V 。為使襯底與漏源極之間的PN結任何時刻都不致正偏 ，故TP的襯底接+5V電壓，而TN的襯底接-5V電壓 。兩管的柵極由互補的信號電壓（+5V和-5V）來控制，分別用C和表示。
傳輸門的工作情況如下：當C端接低電壓-5V時TN的柵壓即為-5V，vI取-5V到+5V范圍內的任意值時，TN均不導通。同時,TP的柵壓為+5V
，TP亦不導通。可見，當C端接低電壓時，開關是斷開的。
為使開關接通，可將C端接高電壓+5V。此時TN的柵壓為+5V ，vI在-5V到+3V的范圍內，TN導通。同時TP的棚壓為-5V ，vI在-3V到+5V的范圍內TP將導通。
由上分析可知，當vI＜-3V時，僅有TN導通，而當vI＞+3V時，僅有TP導通當vI在-3V到+3V的范圍內，TN和TP兩管均導通。進一步分析
還可看到，一管導通的程度愈深，另一管的導通程度則相應地減小。換句話說，當一管的導通電阻減小，則另一管的導通電阻就增加。由於兩管系並聯運行，可近似地認為開關的導通電阻近似為一常數。這是CMOS傳輸出門的優點。
在正常工作時，模擬開關的導通電阻值約為數百歐，當它與輸入阻抗為兆歐級的運放串接時，可以忽略不計。
CMOS傳輸門除了作為傳輸模擬信號的開關之外，也可作為各種邏輯電路的基本單元電路。

Ⅳ 怎樣判斷門電路邏輯功能是否正常

(1)按照門電路功能，根據輸入和輸出，列出真值表。

(2)按真值表輸入電平，查看回輸出是否符答合真值表。

(3)所有真值表輸入狀態時，輸出都是符合真值表，則門電路功能正常；否則門電路功能不正常。

門電路屬於組合邏輯電路，輸出始終跟隨輸入變化，沒有記憶功能。另一類結構較復雜的是時序邏輯電路，如觸發器、計數器、寄存器等，也是由門電路構成的，由於引入了時鍾的概念，輸出狀態與時間有關。

最基本的門電路是：與、或、非、與非、或非、異或等邏輯門，即使是功能強大的計算機，也是靠這些基本單元構建的。

(4)門電路圖邏輯擴展閱讀：

邏輯門：在集成電路上的基本組件。簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之後產生高電平或者低電平的信號。高、低電平可以分別代表邏輯上的「真」與「假」或二進制當中的1和0，從而實現邏輯運算。常見的邏輯門包括「與」閘，「或」閘，「非」閘，「異或」閘（也稱：互斥或）等等。

邏輯門是組成數字系統的基本結構，通常組合使用實現更為復雜的邏輯運算。一些廠商通過邏輯門的組合生產一些實用、小型、集成的產品，例如可編程邏輯器件等。

Ⅳ 基本門電路原理

實現基本和常用邏輯運算的電子電路，叫邏輯門電路。 在數字電路中，所謂"門"就是只能實現基本邏輯關系的電路。

邏輯門可以用電阻、電容、二極體、三極體等分立原件構成，成為分立元件門。也可以將門電路的所有器件及連接導線製作在同一塊半導體基片上，構成集成邏輯門電路

用以實現基本邏輯運算和復合邏輯運算的單元電路稱為門電路。常用的門電路在邏輯功能上有與門、或門、非門、與非門、或非門、異或門，現分別把各個門電路介紹如下

一：與門

與門又稱"與電路"、邏輯"與"電路。是執行"與"運算的基本邏輯門電路。有多個輸入端，一個輸出端。當所有的輸入同時為高電平（邏輯1）時，輸出才為高電平，否則輸出為低電平（邏輯0）

基本邏輯門電路
基本邏輯門電路
二：或門：

或門又稱或電路、邏輯或電路。如果幾個條件中，只要有一個條件得到滿足，某事件就會發生，這種關系叫做"或"邏輯關系。具有"或"邏輯關系的電路叫做或門。或門有多個輸入端，一個輸出端，只要輸入中有一個為高電平時（邏輯"1"），輸出就為高電平（邏輯"1"）；只有當所有的輸入全為低電平（邏輯"0"）時，輸出才為低電平（邏輯"0"）。

基本邏輯門電路
基本邏輯門電路
三：非門

非門實現邏輯代數非的功能，即輸出始終和輸入保持相反。當輸入端為高電平（邏輯"1"）時，輸出端為低電平（邏輯"0"）；反之，當輸入端為低電平（邏輯"0"）時，輸出端則為高電平（邏輯"1"）。

基本邏輯門電路
基本邏輯門電路
四：與非門

與非門是與門和非門的結合，先進行與運算，再進行非運算。與非運算輸入要求有兩個，如果輸入都用0和1表示的話，那麼與運算的結果就是這兩個數的乘積。如1和1（兩端都有信號），則輸出為0；1和0，則輸出為1；0和0，則輸出為1。與非門的結果就是對兩個輸入信號先進行與運算，再對與運算結果進行非運算的結果。簡單說，與非與非，就是先與後非。

基本邏輯門電路
基本邏輯門電路
五：或非門

或非門是數字邏輯電路中的基本元件，實現邏輯或非功能。有多個輸入端，1個輸出端，多輸入或非門可由2輸入或非門和反相器構成。只有當兩個輸入A和B為低電平（邏輯0）時輸出為高電平（邏輯1）。也可以理解為任意輸入為高電平（邏輯1），輸出為低電平（邏輯0）。

基本邏輯門電路
基本邏輯門電路
六：異或門

異或門是數字邏輯中實現邏輯異或的邏輯門。有多個輸入端、1個輸出端，多輸入異或門可由2輸入異或門構成。若兩個輸入的電平相異，則輸出為高電平1；若兩個輸入的電平相同，則輸出為低電平0。亦即，如果兩個輸入不同，則異或門輸出高電平1。

雖然異或不是開關代數的基本運算之一，但是在實際運用中相當普遍地使用分立的異或門。大多數開關技術不能直接實現異或功能，而是使用多個門設計。

Ⅵ 如何門電路邏輯圖判斷高電平和低電平

輸入端、輸出端有小圈的是低電平有效，沒有小圈是高電平有效。

上圖的邏輯門我用與門的符號，表示 A 與 B 是與的關系，但是輸入、輸出的有效電平不同，而它們在74系列晶元的名稱與符號是不同的，分別是：

與門 74LS08、與非門 74LS00、或非門 74LS02、或門 74LS32 。

製作電路圖時不要僵化地使用74系列的晶元符號，而是按照實際的邏輯關系表達，電路的邏輯關系就清晰多了。

Ⅶ 數字電路 如何用與非門實現 與門 或門 或非門 並畫出邏輯原理圖

1，與非門和與門的邏輯關系

(7)門電路圖邏輯擴展閱讀：

與門、或門、非門、與非門、或非門都是用以實現基本邏輯運算和復合邏輯運算的單元電路稱為門電路。其中還有與或非門、異或門等幾種。

非門：利用內部結構，使輸入的電平變成相反的電平，高電平（1）變低電平（0），低電平（0）變高電（1）。

與門：利用內部結構，使輸入兩個高電平（1），輸出高電平（1），不滿足有兩個高電平（1）則輸出低電平（0）。

或門：利用內部結構，使輸入至少一個輸入高電平（1），輸出高電平（1），不滿足有兩個低電（0）輸出高電平（1）。

與非門：利用內部結構，使輸入均為高電平（1），輸出為低電平（0），若輸入中至少有一個為低電平（0），則輸出為高電平（1）。與非門可以看作是與門和非門的疊加。

參考資料：門電路-網路

Ⅷ 如圖1所示，回答下列門電路圖的邏輯功能，並寫出表達式

A+B
A·B
A同或B

A'

F=1

F=A+B+C
F=A'

Ⅸ 求與門，或門，非門，與非門，或非門，與或門的含義和電路圖

門電路是數字邏輯的一種稱呼，有三種基本邏輯關系，即與、或、非，下面用一般電路來解釋：

1、與門

與：指同時的意思，A和B或者更多的條件，同時具備時，才能有結果，只要有一個條件不具備，就沒有結果。

只有當兩個開關都閉合時，電燈才會亮，就是兩個開關串聯。

2、或門

或：或者的意思，許多條件A，B，C等，其中至少有一個條件具備時，就有結果，只有所有條件都不具備時，才沒有結果。

只需要一個開關閉合，電燈就會點亮，就是兩個開關並聯。

3、非門

非：就是相反的意思，具備條件A，沒有結果，不具備條件A，則有結果。

只有在開關斷開時，電燈才會亮，就是一個開關和電燈並聯。

（資料來源：網路：門電路）

Ⅹ 根據邏輯電路圖寫出邏輯表達式

第一個圖的邏輯表達式為：A⊙B，第二個圖的邏輯表達式為：A⊕B。

過程：

第一個邏輯電路圖：F=（A非+B非）（A+B）非

=（A非A+A非B+B非A+B非B）非

=（A非B+B非A）非

=A⊕B非

=A⊙B

第二個邏輯電路圖：F=[（（AB非）非）（（A非B）非）]非

=AB非+A非B=A⊕B。

(10)門電路圖邏輯擴展閱讀：

常用的門電路：

非門，利用內部結構，使輸入的電平變成相反的電平，高電平（1）變低電平（0），低電平（0）變高電平（1）。

與門，利用內部結構，使輸入兩個高電平（1），輸出高電平（1），不滿足有兩個高電平（1）則輸出低電平（0）。

或門，利用內部結構，使輸入至少一個輸入高電平（1），輸出高電平（1），不滿足有兩個低電（0）輸出高電平（1）。

與非門，利用內部結構，使輸入至多一個輸入高電平（1），輸出高電平（1），不滿足有兩個高電平（1）輸出高電平（1）。

或非門，利用內部結構，使輸入兩個輸入低電平（0），輸出高電平（1），不滿足有至少一個高電平（1）輸出高電平（1）。

異或門，當輸入端同時處於低電平（0）或高電平（1）時，輸出端輸出低電平（0），當輸入端一個為高電平（1），另一個為低電平時（0），輸出端輸出高電平（1）。

同或門，當輸入端同時輸入低電平（0）或高電平（1）時，輸出端輸出高電平（1），當輸入端一個為高電平（1），另一個為低電平時（0），輸出端輸出低電平（0）。

參考資料來源：網路-邏輯電路