開集電路

『壹』 單片機弱上拉輸出和推挽輸出的區別是什麼

推挽輸出:可以輸出高,低電平,連接數字器件；推挽結構一般是指兩個三極體分別受兩互補信號的控制,總是在一個三極體導通的時候另一個截止

開漏輸出:輸出端相當於三極體的集電極. 要得到高電平狀態需要上拉電阻才行. 適合於做電流型的驅動,其吸收電流的能力相對強(一般20ma以內).

上拉電阻：

1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平（一般為3.5V），這時就需 要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

2、OC（集電極開路）門電路必須加上拉電阻，才能使用。

3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

4、在COMS晶元上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通 路。

5、晶元的管腳加上拉電阻來提高輸出電平，從而提高晶元輸入信號的雜訊容限增強抗干擾能力。

6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

上拉電阻阻值的選擇原則包括:

1、從節約功耗及晶元的灌電流能力考慮應當足夠大；電阻大，電流小。

2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。

3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮

以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理

對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：

1. 驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意 兩者之間的均衡。

2． 下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電 路提供足夠的電流。

3． 高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電 阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。

4． 頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電 阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。

下拉電阻的設定的原則和上拉電阻是一樣的

OC門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每埠不大於100uA,設輸出口驅動電流約500uA，標准工作電壓是5V，輸入口的高低電平門限為0.8V(低於此值為低電平)；2V(高電平門限值)。

選上拉電阻時：500uA x 8.4K= 4.2即選大於8.4K時輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低於0.8V即可。

當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA

200uA x15K=3V

即上拉電阻壓降為3V，輸出口可達到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC系列設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時要喂飽後面的輸入口，輸出低電平不要把輸出口喂撐了（否則多餘的電流喂給了級聯的輸入口，高於低電平門限值就不可靠了） 在數字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。

=========================

上拉電阻：

1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

2、OC門電路必須加上拉電阻，才能使用。

3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

4、在COMS晶元上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。

5、晶元的管腳加上拉電阻來提高輸出電平，從而提高晶元輸入信號的雜訊容限增強抗干擾能力。

6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。上拉電阻阻值的選擇原則包括:

1、從節約功耗及晶元的灌電流能力考慮應當足夠大；電阻大，電流小。

2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。

3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮

以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理

對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：

1．驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。

2．下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。

3．高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。

4．頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。

下拉電阻的設定的原則和上拉電阻是一樣的。

OC門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每埠不大於100uA,設輸出口驅動電流約500uA，標准工作電壓是5V，輸入口的高低電平門限為0.8V(低於此值為低電平)；2V(高電平門限值)。

選上拉電阻時：

500uAx8.4K=4.2即選大於8.4K時輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低於0.8V即可。

當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA

200uAx15K=3V即上拉電阻壓降為3V，輸出口可達到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC系列

設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時要喂飽後面的輸入口，輸出低電平不要把輸出口喂撐了（否則多餘的電流喂給了級聯的輸入口，高於低電平門限值就不可靠了）

在數字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。

1.電阻作用：

l接電組就是為了防止輸入端懸空

l減弱外部電流對晶元產生的干擾

l保護cmos內的保護二極體,一般電流不大於10mA

l上拉和下拉、限流

l1.改變電平的電位，常用在TTL-CMOS匹配

2.在引腳懸空時有確定的狀態

3.增加高電平輸出時的驅動能力。

4、為OC門提供電流

l那要看輸出口驅動的是什麼器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。

l如果有上拉電阻那它的埠在默認值為高電平你要控制它必須用低電平才能控制如三態門電路三極體的集電極，或二極體正極去控制把上拉電阻的電流拉下來成為低電平。反之，

l尤其用在介面電路中,為了得到確定的電平,一般採用這種方法,以保證正確的電路狀態,以免發生意外,比如,在電機控制中,逆變橋上下橋臂不能直通,如果它們都用同一個單片機來驅動,必須設置初始狀態.防止直通!

2、定義：

l上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！

l上拉是對器件注入電流，下拉是輸出電流

l弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分

l對於非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

3、為什麼要使用拉電阻：

l一般作單鍵觸發使用時，如果IC本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發後回到原狀態，必須在IC外部另接一電阻。

l數字電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，具體視設計要求而定！

l一般說的是I/O埠，有的可以設置，有的不可以設置，有的是內置，有的是需要外接，I/O埠的輸出類似與一個三極體的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該埠正常時為高電平，C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該埠平時為低電平，作用嗎：

比如：當一個接有上拉電阻的埠設為輸如狀態時，他的常態就為高電平，用於檢測低電平的輸入。

l上拉電阻是用來解決匯流排驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的。

『貳』 關於推挽輸出和上拉電阻的區別

推挽輸出:可以輸出高,低電平,連接數字器件;

開漏輸出:輸出端相當於三極體的集電極. 要得到高電平狀態需要上拉電阻才行. 適合於做電流型的驅動,其吸收電流的能力相對強(一般20ma以內).

推挽結構一般是指兩個三極體分別受兩互補信號的控制,總是在一個三極體導通的時候另一個截止.

要實現 線與 需要用OC(open collector)門電路.是兩個參數相同的三極體或MOSFET,以推挽方式存在於電路中,各負責正負半周的波形放大任務,電路工作時，兩只對稱的功率開關管每次只有一個導通，所以導通損耗小,效率高。輸出既可以向負載灌電流，也可以從負載抽取電流。

開漏電路特點及應用

在電路設計時我們常常遇到開漏（open drain）和開集（open collector）的概念。

所謂開漏電路概念中提到的「漏」就是指MOSFET的漏極。同理，開集電路的「集」就是指三極體的集電極。開漏電路就是指以MOSFET的漏極為輸出的電路。一般的用法是會在漏極外部的電路添加上拉電阻。完整的開漏電路應該由開漏器件和開漏上拉電阻組成。

組成開漏形式的電路有以下幾個特點：

1. 利用外部電路的驅動能力，減少IC內部的驅動。當IC內部MOSFET導通時，驅動電流是從外部的VCC流經R pull-up ，MOSFET到GND。IC內部僅需很下的柵極驅動電流。如圖1。

2. 2. 可以將多個開漏輸出的Pin，連接到一條線上。形成 「與邏輯」 關系。當PIN_A、PIN_B、PIN_C任意一個變低後，開漏線上的邏輯就為0了。這也是I2C，SMBus等匯流排判斷匯流排佔用狀態的原理。

3. 可以利用改變上拉電源的電壓，改變傳輸電平。 IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。

4. 開漏Pin不連接外部的上拉電阻，則只能輸出低電平(因此對於經典的51單片機的P0口而言，要想做輸入輸出功能必須加外部上拉電阻，否則無法輸出高電平邏輯)。

5. 標準的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。

應用中需注意：

1. 開漏和開集的原理類似，在許多應用中我們利用開集電路代替開漏電路。例如，某輸入Pin要求由開漏電路驅動。則我們常見的驅動方式是利用一個三極體組成開集電路來驅動它，即方便又節省成本。

2. 上拉電阻R pull-up的 阻值 決定了 邏輯電平轉換的沿的速度 。阻值越大，速度越低功耗越小。反之亦然。

Push-Pull輸出就是一般所說的推挽輸出，在CMOS電路裡面應該較CMOS輸出更合適，應為在CMOS裡面的push－pull輸出能力不可能做得雙極那麼大。輸出能力看IC內部輸出極N管P管的面積。和開漏輸出相比，push－pull的高低電平由IC的電源低定，不能簡單的做邏輯操作等。push－pull是現在CMOS電路裡面用得最多的輸出級設計方式。

51單片機的I/O口是開漏輸出，驅動能力較弱，所以一般都要加上拉電阻去驅動下一級電路，而AVR，STM8S系列的都是真正的雙向I/O口，推挽輸出，電流可達20mA左右。

『叄』 SN7407 在輸出沒上拉的情況下，輸出是怎麼樣的 是0 輸出0，1 輸出高組態嗎 51

推挽輸出:可以輸出高,低電平,連接數字器件;

開漏輸出:輸出端相當於三極體的集電極. 要得到高電平狀態需要上拉電阻才行. 適合於做電流型的驅動,其吸收電流的能力相對強(一般20ma以內).

推挽結構一般是指兩個三極體分別受兩互補信號的控制,總是在一個三極體導通的時候另一個截止.
要實現 線與 需要用OC(open collector)門電路.是兩個參數相同的三極體或MOSFET,以推挽方式存在於電路中,各負責正負半周的波形放大任務,電路工作時，兩只對稱的功率開關管每次只有一個導通，所以導通損耗小,效率高。輸出既可以向負載灌電流，也可以從負載抽取電流。

開漏電路特點及應用

在電路設計時我們常常遇到開漏（open drain）和開集（open collector）的概念。
所謂開漏電路概念中提到的「漏」就是指MOSFET的漏極。同理，開集電路的「集」就是指三極體的集電極。開漏電路就是指以MOSFET的漏極為輸出的電路。一般的用法是會在漏極外部的電路添加上拉電阻。完整的開漏電路應該由開漏器件和開漏上拉電阻組成。

組成開漏形式的電路有以下幾個特點：

1. 利用外部電路的驅動能力，減少IC內部的驅動。當IC內部MOSFET導通時，驅動電流是從外部的VCC流經R pull-up ，MOSFET到GND。IC內部僅需很下的柵極驅動電流。如圖1。
2. 可以將多個開漏輸出的Pin，連接到一條線上。形成 「與邏輯」 關系。當PIN_A、PIN_B、PIN_C任意一個變低後，開漏線上的邏輯就為0了。這也是I2C，SMBus等匯流排判斷匯流排佔用狀態的原理。

3. 可以利用改變上拉電源的電壓，改變傳輸電平。 IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。
4. 開漏Pin不連接外部的上拉電阻，則只能輸出低電平(因此對於經典的51單片機的P0口而言，要想做輸入輸出功能必須加外部上拉電阻，否則無法輸出高電平邏輯)。
5. 標準的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。
應用中需注意：
1. 開漏和開集的原理類似，在許多應用中我們利用開集電路代替開漏電路。例如，某輸入Pin要求由開漏電路驅動。則我們常見的驅動方式是利用一個三極體組成開集電路來驅動它，即方便又節省成本。

2. 上拉電阻R pull-up的 阻值 決定了 邏輯電平轉換的沿的速度 。阻值越大，速度越低功耗越小。反之亦然。
Push-Pull輸出就是一般所說的推挽輸出，在CMOS電路裡面應該較CMOS輸出更合適，應為在CMOS裡面的push－pull輸出能力不可能做得雙極那麼大。輸出能力看IC內部輸出極N管P管的面積。和開漏輸出相比，push－pull的高低電平由IC的電源低定，不能簡單的做邏輯操作等。push－pull是現在CMOS電路裡面用得最多的輸出級設計方式。
51單片機的I/O口是開漏輸出，驅動能力較弱，所以一般都要加上拉電阻去驅動下一級電路，而AVR，STM8S系列的都是真正的雙向I/O口，推挽輸出，電流可達20mA左右。

『肆』 開極集電路的解釋

沒有「開極集電路」這一詞，應該是集電極開路輸出（OC輸出）電路，這類電路的輸出級就是一個三極體的集電極，在使用中通過電阻或負載接到外電源，這類電路的主要特點是輸出級耐壓較高，驅動能力較強。

『伍』 如何將輸出方式為開集電路脈沖輸出轉換為4-20mA模擬量輸出

給你個電路供你參考：當邏輯門輸出高電平時，調整R1使得T集電極輸出電流為20mA，當邏輯內門輸出低電平時容，調整R2使得T集電極輸出電流為4mA，然後再按上述方式調整幾次。就能達到你要的效果了。三極體集電極電流輸出的大小取決於基極電流

。輸出的兩條線就是Vcc和T的集電極。

『陸』 什麼是集電極開路和漏極開路

開集極電路，是一種集成電路的輸出裝置。OC門實際上只是一個NPN型三極體，並不輸出某一特定電壓值或電流值。OC門根據三極體基極所接的集成電路來決定（三極體發射極接地），通過三極體集電極，使其開路而輸出。

漏極開路：即高阻狀態，適用於輸入/輸出，其可獨立輸入/輸出低電平和高阻狀態，若需要產生高電平，則需使用外部上拉電阻或使用如LCX245等電平轉換晶元。同時具有很大的驅動能力，可以作為緩沖器使用。

(6)開集電路擴展閱讀：

OC 的工作特性

這種配置的特性是，輸出側上拉電阻（pull-up resistor）連接的電壓不一定需要使用與輸入側IC同樣的電源（VCC），可以是用更低或更高的電壓來代替。因此，集電極開路電路有時用於連接不同工作電位、或用於外部電路需要更高電壓的場合。

OC 的另一個優點是多個 OC 輸出允許連接到同一條線上。從輸出端向里看，OC 引腳在輸出高電平時高阻、低電平時接地，因此如果所有的輸出都在高阻抗（即邏輯 1）狀態，該線（以及下游的上拉電阻）將輸出一個高電壓的狀態；但如果至少一個 OC 輸出處在低電平（即邏輯 0），那麼它們會吸收電流、將輸出線拉到低電平。因此，集極開路設備通常用於連接多個器件的匯流排，前提是該匯流排的邏輯是同一時刻僅有單個設備輸出（負邏輯的）有效信號。

基於上面的優點，可以將幾個 OC 連接在一起形成「線與。線或的原理可通過簡單的分析得知，也可由德摩根定律證明。OC 唯一的問題就是功率耗損。因為這樣的配置往往需要較高的電流才能正確的工作，即使在關閉的狀態，也通常會有幾個 nA 的泄漏電流，更不用說輸出側上拉電阻所帶來的損耗。

『柒』 開漏輸出和推挽輸出的結果有什麼不同

開漏輸出：OC門的輸出就是開漏輸出；OD門的輸出也是開漏輸出。TTL電路有集電極開路OC門，MOS管也有和集電極對應的漏極開路的OD門，它的輸出就叫做開漏輸出。它可以吸收很大的電流，但是不能向外輸出電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用 。OC門開漏輸出和OD門開漏輸出都是為了同一個目的，都是為了實現邏輯器件的線與邏輯，當然選用不同的外接電阻也可以實現外圍驅動能力的增加。當你應用此電路的時候，要注意應用時要加上拉電阻接電源，這樣才能保證邏輯的正確，在電阻上要根據邏輯器件的扇入扇出系數來確定，但一般mos電路帶載同樣的mos電路能力比較強，所以電阻通常可以選擇2.2k，4.9k這樣一些常用的 。推挽輸出:可以輸出高,低電平,連接數字器件;開漏輸出:輸出端相當於三極體的集電極.要得到高電平狀態需要上拉電阻才行.適合於做電流型的驅動,其吸收電流的能力相對強(一般20ma以內) .開漏電路概念中提到的「漏」就是指MOSFET的漏極。同理，開集電路中的「集」就是指三極體的集電極。開漏電路就是指以MOSFET的漏極為輸出的電路。一般的用法是會在漏極外部的電路添加上拉電阻。完整的開漏電路應該由開漏器件和開漏上拉電阻組成 。組成開漏形式的電路有以下幾個特點 ： 利用外部電路的驅動能力，減少IC內部的驅動。當IC內部MOSFET導通時，驅動電流是從外部的VCC流經Rpull-up，MOSFET到GND。IC內部僅需很下的柵極驅動電流。 可以將多個開漏輸出的Pin，連接到一條線上。形成 「與邏輯」 關系。如圖1，當PIN_A、PIN_B、PIN_C任意一個變低後，開漏線上的邏輯就為0了。這也是I2C，SMBus等匯流排判斷匯流排佔用狀態的原理。 可以利用改變上拉電源的電壓，改變傳輸電平。如圖2, IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。 開漏Pin不連接外部的上拉電阻，則只能輸出低電平(因此對於經典的51單片機的P0口而言，要想做輸入輸出功能必須加外部上拉電阻，否則無法輸出高電平邏輯)。 標準的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力 。

『捌』 開漏和推挽到底啥區別

開漏和推挽區別如下；
推挽輸出:可以輸出高,低電平,連接數字器件;
開漏輸出:輸出端相當於三極體的集電極. 要得到高電平狀態需要上拉電阻才行. 適合於做電流型的驅動,其吸收電流的能力相對強(一般20ma以內)。
推挽結構一般是指兩個三極體分別受兩互補信號的控制,總是在一個三極體導通的時候另一個截止。

開漏電路概念中提到的「漏」就是指MOS FET的漏極。同理，開集電路中的「集」就是指三極體的集電極。開漏電路就是指以MOS FET的漏極為輸出的電路。一般的用法是會在漏極外部的電路添加上拉電阻。完整的開漏電路應該由開漏器件和開漏上拉電阻組成。如圖1所示：
推挽這是一個輸出電路，按功放輸出級放大元件的數量，可以分為單端放大器和推挽放大器。單端放大器的輸出級由一隻放大元件（或多隻元件但並聯成一組）完成對信號正負兩個半周的放大。單端放大機器只能採取甲類工作狀態。

『玖』 輸入信號為開集門電路是什麼意思

就是集電極開路輸出呀。

『拾』 漏極輸出,中的漏極是什麼意思

漏極直接輸出，不接上拉電阻。如果對於場效應管印象不深，理解為普通三級管好理解：就是集電極開路。
參考資料：http://blog.21ic.com/more.asp?name=ic921&id=9437

在電路設計時我們常常遇到開漏（open drain）和開集（open collector）的概念。本人雖然在念書時就知道其基本的用法，而且在設計中並未遇的過問題。但是前兩天有位同事向我問起了這個概念。我忽然覺得自己對其概念了解的並不系統。近日，忙裡偷閑對其進行了下總結。

所謂開漏電路概念中提到的「漏」就是指MOS FET的漏極。同理，開集電路中的「集」就是指三極體的集電極。開漏電路就是指以MOS FET的漏極為輸出的電路。一般的用法是會在漏極外部的電路添加上拉電阻。完整的開漏電路應該由開漏器件和開漏上拉電阻組成。如圖1所示：

300)this.width=300" align=middle border=0 bbimg(this="">

組成開漏形式的電路有以下幾個特點：
1. 利用外部電路的驅動能力，減少IC內部的驅動。當IC內部MOSFET導通時，驅動電流是從外部的VCC流經R pull-up ，MOSFET到GND。IC內部僅需很下的柵極驅動電流。如圖1。
2. 可以將多個開漏輸出的Pin，連接到一條線上。形成「與邏輯」關系。如圖1，當PIN_A、PIN_B、PIN_C任意一個變低後，開漏線上的邏輯就為0了。這也是I2C，SMBus等匯流排判斷匯流排佔用狀態的原理。
3. 可以利用改變上拉電源的電壓，改變傳輸電平。如圖2, IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。
4. 開漏Pin不連接外部的上拉電阻，則只能輸出低電平。
5. 標準的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。

300)this.width=300" align=middle border=0 bbimg(this="">

應用中需注意：
1. 開漏和開集的原理類似，在許多應用中我們利用開集電路代替開漏電路。例如，某輸入Pin要求由開漏電路驅動。則我們常見的驅動方式是利用一個三極體組成開集電路來驅動它，即方便又節省成本。如圖3。
2. 上拉電阻R pull-up的阻值決定了邏輯電平轉換的沿的速度。阻值越大，速度越低功耗越小。反之亦然。