邏輯電路表達式

㈠ 試寫出圖所示邏輯電路的邏輯表達式，並化為最簡與或式。

你好，根據上面的邏輯電路，他原始的邏輯表達式是：
F = ~(~((a&b)&a)& ~((a&b)&b)&~(c))
最後化簡的結果是F = A XOR B | C 其中XOR是異或。

㈡ 試分析題圖所示邏輯電路,寫出邏輯表達式和真值表,並描述其功能.(最右邊的是四輸入

1、邏輯表達式：
Y＝DoA1』A0』＋D1A1』A0＋D2A1A0』＋D3A1A0
2、真值表：
A1A0 Y
00 D0
01 D1
10 D2
11 D3
3、其功能為：四選一數據選擇器，A1A0為地址。

㈢ 數字電路知道邏輯表達式怎麼畫邏輯圖，有什麼步驟嗎

只有一個輸出Y，三個輸入ABC，式子有三項相與:(A+B'C)與A'BC'與C，因而有三個非門A' 、B'、C'。第一項(A+B'C)有一個與門和一個或門。

第二項A'BC'有一個與門，第三項只是一個C單端輸入，最後三項相與也有一個或門。總共三個非門，兩個與門，兩個或門。

所以首先畫出ABC三個輸入端，再畫出三個非門分別得到三個衍生輸入端A' B 'C'。按照優先運算順序，與運算優先，先畫兩個與門A'BC' B'C，然後畫或門，先括弧後整體，標上輸出Y。

(3)邏輯電路表達式擴展閱讀：

（1）與門

與門（英語：AND gate）又稱「與電路」、邏輯「積」、邏輯「與」電路。是執行「與」運算的基本邏輯門電路。有多個輸入端，一個輸出端。當所有的輸入同時為高電平（邏輯1）時，輸出才為高電平，否則輸出為低電平（邏輯0）。

邏輯表達式：F=AB。

（2）或門

或門（OR gate），又稱或電路、邏輯和電路。如果幾個條件中，只要有一個條件得到滿足，某事件就會發生，這種關系叫做「或」邏輯關系。具有「或」邏輯關系的電路叫做或門。

或門有多個輸入端，一個輸出端，只要輸入中有一個為高電平時（邏輯「1」），輸出就為高電平（邏輯「1」）；只有當所有的輸入全為低電平（邏輯「0」）時，輸出才為低電平（邏輯「0」）。

邏輯表達式：F=A+B。

（3）非門

非門（英文：NOT gate）又稱非電路、反相器、倒相器、邏輯否定電路，簡稱非門，是邏輯電路的基本單元。非門有一個輸入和一個輸出端。當其輸入端為高電平（邏輯1）時輸出端為低電平（邏輯0），當其輸入端為低電平時輸出端為高電平。

也就是說，輸入端和輸出端的電平狀態總是反相的。非門的邏輯功能相當於邏輯代數中的非，電路功能相當於反相，這種運算亦稱非運算。

㈣ 寫出邏輯電路的邏輯表達式

異或門 Y=C XOR D
Y=AB+/(A+B)=AB+/A+/B=1

㈤ 邏輯表達式有多少種可能的結果值,分別是哪些值

用邏輯運算符將關系表達式或邏輯量連接起來的有意義的式子稱為邏輯表達式。邏輯表達式的值是一個邏輯值，即「true」或「false」。C語言編譯系統在給出邏輯運算結果時，以數字1表示「真」，以數字0表示「假」，但在判斷一個量是否為「真」時，以0表示「假」，以非0表示「真」。

（1）與門
與門（英語：AND gate）又稱「與電路」、邏輯「積」、邏輯「與」電路。是執行「與」運算的基本邏輯門電路。有多個輸入端，一個輸出端。當所有的輸入同時為高電平（邏輯1）時，輸出才為高電平，否則輸出為低電平（邏輯0）。
邏輯表達式:F=AB.
（2）或門
或門（OR gate），又稱或電路、邏輯和電路。如果幾個條件中，只要有一個條件得到滿足，某事件就會發生，這種關系叫做「或」邏輯關系。具有「或」邏輯關系的電路叫做或門。或門有多個輸入端，一個輸出端，只要輸入中有一個為高電平時（邏輯「1」），輸出就為高電平（邏輯「1」）；只有當所有的輸入全為低電平（邏輯「0」）時，輸出才為低電平（邏輯「0」）。
邏輯表達式:F=A+B.
（3）非門
非門（英文：NOT gate）又稱非電路、反相器、倒相器、邏輯否定電路，簡稱非門，，是邏輯電路的基本單元。非門有一個輸入和一個輸出端。當其輸入端為高電平（邏輯1）時輸出端為低電平（邏輯0），當其輸入端為低電平時輸出端為高電平。也就是說，輸入端和輸出端的電平狀態總是反相的。非門的邏輯功能相當於邏輯代數中的非,電路功能相當於反相,這種運算亦稱非運算。
邏輯表達式:

（4）與非門
與非門（英語：NAND gate）是數字電路的一種基本邏輯電路。若當輸入均為高電平（1），則輸出為低電平（0）；若輸入中至少有一個為低電平（0），則輸出為高電平（1）。與非門可以看作是與門和非門的疊加。
邏輯表達式:

（5）或非門
或非門（英語：NOR gate）是數字邏輯電路中的基本元件，實現邏輯或非功能。有多個輸入端，1個輸出端，多輸入或非門可由2輸入或非門和反相器構成。只有當兩個輸入A和B為低電平（邏輯0）時輸出為高電平（邏輯1）。也可以理解為任意輸入為高電平（邏輯1），輸出為低電平（邏輯0）。
邏輯表達式:

（6）異或門
異或門 （英語：Exclusive-OR gate，簡稱XOR gate，又稱EOR gate、ExOR gate）是數字邏輯中實現邏輯異或的邏輯門。有多個輸入端、1個輸出端，多輸入異或門可由2輸入異或門構成。若兩個輸入的電平相異，則輸出為高電平1；若兩個輸入的電平相同，則輸出為低電平0。亦即，如果兩個輸入不同，則異或門輸出高電平。
邏輯表達式:

（7）同或門
同或門（英語：XNOR gate或equivalence gate）也稱為異或非門，是數字邏輯電路的基本單元，有2個輸入端、1個輸出端。當2個輸入端中有且只有一個是低電平（邏輯0）時，輸出為低電平。亦即當輸入電平相同時，輸出為高電平（邏輯1）。 [2]
邏輯表達式:

㈥ 根據邏輯電路圖寫出邏輯表達式

第一個圖的邏輯表達式為：A⊙B，第二個圖的邏輯表達式為：A⊕B。

過程：

第一個邏輯電路圖：F=（A非+B非）（A+B）非

=（A非A+A非B+B非A+B非B）非

=（A非B+B非A）非

=A⊕B非

=A⊙B

第二個邏輯電路圖：F=[（（AB非）非）（（A非B）非）]非

=AB非+A非B=A⊕B。

(6)邏輯電路表達式擴展閱讀：

常用的門電路：

非門，利用內部結構，使輸入的電平變成相反的電平，高電平（1）變低電平（0），低電平（0）變高電平（1）。

與門，利用內部結構，使輸入兩個高電平（1），輸出高電平（1），不滿足有兩個高電平（1）則輸出低電平（0）。

或門，利用內部結構，使輸入至少一個輸入高電平（1），輸出高電平（1），不滿足有兩個低電（0）輸出高電平（1）。

與非門，利用內部結構，使輸入至多一個輸入高電平（1），輸出高電平（1），不滿足有兩個高電平（1）輸出高電平（1）。

或非門，利用內部結構，使輸入兩個輸入低電平（0），輸出高電平（1），不滿足有至少一個高電平（1）輸出高電平（1）。

異或門，當輸入端同時處於低電平（0）或高電平（1）時，輸出端輸出低電平（0），當輸入端一個為高電平（1），另一個為低電平時（0），輸出端輸出高電平（1）。

同或門，當輸入端同時輸入低電平（0）或高電平（1）時，輸出端輸出高電平（1），當輸入端一個為高電平（1），另一個為低電平時（0），輸出端輸出低電平（0）。

參考資料來源：網路-邏輯電路

㈦ 寫出邏輯電路的邏輯函數表達式 謝謝。這是我做的 可是和答案不一樣 希望電工高手幫幫我

異或門：Y = A⊕B = AB' + A'B

是輸入不同，輸出為 1 ；

同或門：Y = A⊙B = AB + A'B'

是輸入相同，輸出為1 。同或門也叫異或非門。

圖中電路：

F = (AB)'⊙(C+D)'

㈧ 寫出組合電路的邏輯表達式並簡化成最簡

邏輯電路是一種離散信號的傳遞和處理，以二進制為原理、實現數字信號邏輯運算和操作的電路。分組合邏輯電路和時序邏輯電路。前者由最基本的「與門」電路、「或門」電路和「非門」電路組成，其輸出值僅依賴於其輸入變數的當前值，與輸入變數的過去值無關—即不具記憶和存儲功能；後者也由上述基本邏輯門電路組成，但存在反饋迴路—它的輸出值不僅依賴於輸入變數的當前值，也依賴於輸入變數的過去值。由於只分高、低電平，抗干擾力強，精度和保密性佳。廣泛應用於計算機、數字控制、通信、自動化和儀表等方面。最基本的有與電路、或電路和非電路。
邏輯電路是指完成邏輯運算的電路。這種電路，一般有若干個輸入端和一個 或幾個輸出端，當輸入信號之間滿足某一特定邏輯關系時，電路就開通，有輸 出;否則，電路就關閉，無輸出。所以，這種電路又叫邏輯門電路，簡稱門電路。
簡單的邏輯電路通常是由門電路構成，也可以用三極體來製作，例如，一個NPN三極體的集電極和另一個NPN三極體的發射極連接，這就可以看作是一個簡單的與門電路，即：當兩個三極體的基極都接高電平的時候，電路導通，而只要有一個不接高電平，電路就不導通。
非門：利用內部結構，使輸入的電平變成相反的電平，高電平（1）變低電平（0），低電平（0）變高電平（1）。
或門：利用內部結構，使輸入至少一個輸入高電平（1），輸出高電平（1），不滿足有兩個低電（0）輸出高電平（1）。
希望我能幫助你解疑釋惑。

㈨ 邏輯電路表達式化簡Y＝AB＋BC＋AC

這已經是最簡表達式。

邏輯電路表達式化簡得方法有真值表和卡諾圖。n個變數卡諾圖中最小項的合並規律如下：

1、卡諾圈中小方格的個數必須為2^m個，m為小於或等於n的整數。

2、卡諾圈中的2^m個小方格有一定的排列規律，具體地說，它們含有m個不同變數，(n-m)個相同變數。

3、卡諾圈中的2^m個小方格對應的最小項可用(n-m)個變數的「與」項表示，該「與」項由這些最小項中的相同變數構成。

4、當m=n時，卡諾圈包圍了整個卡諾圖，可用1表示，即n個變數的全部最小項之和為1。

(9)邏輯電路表達式擴展閱讀：

1、非門：利用內部結構，使輸入的電平變成相反的電平，高電平（1）變低電平（0），低電平（0）變高電平（1）。

2、與門：利用內部結構，使輸入兩個高電平（1），輸出高電平（1），不滿足有兩個高電平（1）則輸出低電平（0）。

3、或門：利用內部結構，使輸入至少一個輸入高電平（1），輸出高電平（1），不滿足有兩個低電（0）輸出高電平（1）。

㈩ 寫出該組合電路的邏輯表達式，列出其功能真值表，並說明電路的邏輯功能

一、什麼是組合邏輯電路？

在數字電路中,根據邏輯功能的不同,我們可以將數字電路分成兩大類,一類叫做組合邏輯電路、另一類叫做時序邏輯電路。本次主要講解組合邏輯電路的原理、應用和Verilog實現。

組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關。而時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決於當時的輸入信號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關。

我們從圖中可以看出,左側的X是表示它的輸入變數,右側的Y是表示它的輸出變數,對於這種電路,它的輸出Y僅僅與當時的相應輸入X有關系,而與之前的輸入X是沒有關系的,像這種電路,我們就稱它為組合邏輯電路。

二、如何分析組合邏輯電路？

了解了什麼是組合邏輯電路之後， 我們應該如何去分析電路？如果有了電路圖，我們用什麼方法可以快速准確知道它所實現的邏輯功能？

上圖給出了組合邏輯電路的分析方法和流程，具體每一步如何實現，不記得的同學可以復習數電基礎，溫習一下公式化簡、卡諾圖化簡、真值表等內容。

三、如何設計組合邏輯電路？

由上面我們可以知道，分析組合邏輯電路是根據給定的組合電路邏輯圖,分析出其邏輯功能。那麼設計組合邏輯電路是分析組合邏輯電路的逆過程,我們要根據給定的邏輯功能要求,設計出一個能實現這種功能的最簡邏輯電路。

首先要根據邏輯功能建立真值表，通過真值表寫出邏輯函數表達式，再進行表達式化簡，再根據化簡後的函數表達式畫出邏輯電路圖。

四、競爭與冒險

1、競爭冒險的產生

當一個邏輯門的兩個輸入端的信號同時向相反方向變化時，從變化開始到達穩定狀態所需的時間不同，稱為競爭。

邏輯門因輸入端的競爭而導致輸出產生不應有的尖峰干擾脈沖（又稱過渡干擾脈沖）的現象，稱為冒險。