『壹』 門電路允許的輸入端數目稱為門電路的
門電路的輸入端的個數稱為它的扇入數，門電路可帶動同類門的個數稱為它的扇出數
『貳』 系統結構圖 中的扇入是什麼意思
扇入指該模塊在結構圖中的直接上層模塊數，扇出是該模塊在結構圖的直接下層模塊數。
『叄』 求扇入系數時候要考慮電流單位嗎
當邏輯門輸出端是低電平時，灌入邏輯門的電流稱為灌電流 灌電流，灌電流越大， 灌電流 輸出端的低電平就越高。由三極體輸出特性曲線也可以看出，灌電流越大，飽和 壓降越大，低電平越大。邏輯門的低電平是有一定限制的，它有一個最大值 UOLMAX。在邏輯門工作時，不允許超過這個數值，TTL 邏輯門的規范規定 UOLMAX ≤0.4～0.5V。 當邏輯門輸出端是高電平時，邏輯門輸出端的電流是從邏輯門中流出，這 個電流稱為拉電流 拉電流。拉電流越大，輸出端的高電平就越低。這是因為輸出級三極 拉電流 管是有內阻的，內阻上的電壓降會使輸出電壓下降。拉電流越大，高電平越低。 邏輯門的高電平是有一定限制的，它有一個最小值 UOHMIN。在邏輯門工作時， 不允許超過這個數值，TTL 邏輯門的規范規定 UOHMIN ≥2.4V。 由於高電平輸入電流很小，在微安級，一般可以不必考慮，低電平電流較大，在 毫安級。所以，往往低電平的灌電流不超標就不會有問題，用扇出系數來說明邏 輯門來同類門的能力。 扇出系數 NO 是描述集成電路帶負載能力的參數，它的定義式如下： NO= IOLMAX / IILMAX 其中 IOLMAX 為最大允許灌電流，IILMAX 是一個負載門灌入本級的電流。 No 越大，說明門的負載能力越強。一般產品規定要求 No≥8。 對於標准 TTL 門，NO≥10；對於低功耗肖特基系列的 TTL 門，NO≥20 扇入、扇出系數： 扇入、扇出系數： 扇入系數--門電路允許的輸入端數目。一般門電路的扇入系數 Nr 為 1—5，最多 不超過 8。若晶元輸入端數多於實際要求的數目，可將晶元多餘輸入端接高電平 (+5V)或接低電平(GND)。扇出系數--一個門的輸出端所驅動同類型門的個數，或 稱負載能力。一般門電路的扇出系數 Nc 為 8，驅動器的扇出系數 Nc 可達 25。 Nc 體現了門電路的負載能力。 對於輸入電流的器件而言： 灌入電流和吸收電流都是輸入的， 灌入電流是被動的， 吸收電流是主動的。 如果外部電流通過晶元引腳向晶元內『流入』稱為灌電流；反之如果內部電流通過 晶元引腳從晶元內『流出 稱為拉電流。 晶元引腳從晶元內 流出』稱為拉電流。 流出 稱為拉電流 吸電流、拉電流輸出、 吸電流、拉電流輸出、灌電流輸出 拉即泄，主動輸出電流，從輸出口輸出電流； 拉即泄，主動輸出電流，從輸出口輸出電流； 灌即充，被動輸入電流，從輸出埠流入； 灌即充，被動輸入電流，從輸出埠流入； 吸則是主動吸入電流，從輸入埠流入。 吸則是主動吸入電流，從輸入埠流入。 吸電流和灌電流就是從晶元外電路通過引腳流入晶元內的電流；區別在於吸 收電流是主動的，從晶元輸入端流入的叫吸收電流。灌入電流是被動的，從輸出 端流入的叫灌入電流；拉電流是數字電路輸出高電平給負載提供的輸出電流，灌 電流時輸出低電平是外部給數字電路的輸入電流。這些實際就是輸入、輸出電流 能力。 拉電流輸出對於反向器只能輸出零點幾毫安的電流，用這種方法想驅動二極 管發光是不合理的（因發光二極體正常工作電流為 5~10mA)。 上、下拉電阻 一、定義 1、上拉就是將不確定的信號通過一個電阻嵌位在高電平！「電阻同時起限流作 用」！下拉同理！ 2、上拉是對器件注入電流，下拉是輸出電流 3、弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分 4、對於非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓 的能力是有限的，上拉 電阻的功能主要是為集電極開路輸出型電路輸出電流通道。 二、拉電阻作用 1、一般作單鍵觸發使用時，如果 IC 本身沒有內接電阻，為了使單鍵維持在不被 觸發的狀態或是觸發後 回到原狀態，必須在 IC 外部另接一電阻。 2、數字電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望 出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，具體視設 計要求而定！ 3、一般說的是 I/O 埠，有的可以設置，有的不可以設置，有的是內置，有的 是需要外接，I/O 埠的輸出類似與一個三極體的 C，當 C 接通過一個電阻和電 源連接在一起的時候，該電阻成為上 C 拉電阻，也就是說，如果該埠正常時 為高電平；C 通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該 埠平時為低電平，作用嗎：比如：「當一個接有上拉電阻的埠設為輸入狀態 時，他的常態就為高電平，用於檢測低電平的輸入」。 4、上拉電阻是用來解決匯流排驅動能力不足時提供電流的。一般說法是拉電流， 下拉電阻是用來吸收電流的，也就是我們通常所說的灌電流 5、接電阻就是為了防止輸入端懸空 6、減弱外部電流對晶元產生的干擾 7、保護 cmos 內的保護二極體，一般電流不大於 10mA 8、通過上拉或下拉來增加或減小驅動電流 9、改變電平的電位，常用在 TTL-CMOS 匹配 10、在引腳懸空時有確定的狀態 11、增加高電平輸出時的驅動能力。 12、為 OC 門提供電流 三、上拉電阻應用原則 1、當 TTL 電路驅動 COMS 電路時，如果 TTL 電路輸出的高電平低於 COMS 電 路的最低高電平（一般為 3~5V），這時就需要在 TTL 的輸出端接上拉電阻，以 提高輸出高電平的值。 2、OC 門電路「必須加上拉電阻，才能使用」。 3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。 4、在 COMS 晶元上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上 拉電阻產生降低輸入阻抗，提供泄荷通路。 5、晶元的管腳加上拉電阻來提高輸出電平，從而提高晶元輸入信號的雜訊容限 增強抗干擾能力。 6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。 7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有 效的抑制反射波干擾。 8、在數字電路中不用的輸入腳都要接固定電平，通過 1k 電阻接高電平或接地。 四、上拉電阻阻值選擇原則 1、從節約功耗及晶元的灌電流能力考慮應當足夠大；電阻大，電流小。 2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。 3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮 以上三點，通常在 1k 到 10k 之間選取。對下拉電阻也有類似道理。 對上拉電阻和下拉電阻的選擇應「結合開關管特性和下級電路的輸入特性進行設 定，主要需要考慮以下幾個因素」： 1。驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動 能力越強，但功耗越大，設計是應注意兩者之間的均衡。 2。下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開， 上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。 3。高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設 定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通， 上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。 4。頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電 路之間的輸入電容會形成「RC 延遲」，電阻越大，延遲越大。上拉電阻的設定應 考慮電路在這方面的需求。 下拉電阻的設定的原則和上拉電阻是一樣的。 示例： OC 門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端 每埠不大於 100uA，設輸出口驅動電流約 500uA，標准工作電壓是 5V，輸入 口的高低電平門限為 0.8V(低於此值為低電平)；2V(高電平門限值)。 選上拉電阻時：500uA x 8.4K= 4.2 即選大於 8.4K 時輸出端能下拉至 0.8V 以下， 此為最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小， 保證下拉時能低於 0.8V 即可。當輸出高電平時，忽略管子的漏電流，兩輸入口 需 200uA，200uA x15K=3V 即上拉電阻壓降為 3V，輸出口可達到 2V，此阻值 為最大阻值，再大就拉不到 2V 了。選 10K 可用。【最大壓降/最大電流、最小 壓降/最小電流】 COMS 門的可參考 74HC 系列設計時管子的漏電流不可忽略，IO 口實際電流 在不同電平下也是不同的，上述僅僅是原理，一句話概括為：「輸出高電平時要 喂飽後面的輸入口，輸出低電平不要把輸出口喂撐了」（否則多餘的電流喂給了 級聯的輸入口，高於低電平門限值就不可靠了）此外，還應注意以下幾點： A、要看輸出口驅動的是什麼器件，如果該器件需要高電壓的話，而輸出口的輸 出電壓又不夠，就需要加上拉電阻。 B、如果有上拉電阻那它的埠在默認值為高電平，你要控制它必須用低電平才 能控制如三態門電路三極體的集電極， 或二極體正極去控制把上拉電阻的電流拉 下來成為低電平。 C、尤其用在介面電路中，為了得到確定的電平，一般採用這種方法，以保證正 確的電路狀態， 以免發生意外， 比如， 在電機控制中， 逆變橋上下橋臂不能直通， 如果它們都用同一個單片機來驅動，必須設置初始狀態。防止直通! 驅動盡量用灌電流。 ---------------------------------------在數字電路中不用的輸入腳都要接固定電平，通過 1k 電阻接高電平或接地。 1。 電阻作用： l 接電阻就是為了防止輸入端懸空 l 減弱外部電流對晶元產生的干擾 l 保護 cmos 內的保護二極體，一般電流不大於 10mA l 上拉和下拉、限流 1。 改變電平的電位，常用在 TTL-CMOS 匹配 2。 在引腳懸空時有確定的狀態 3。 增加高電平輸出時的驅動能力。 4。 為 OC 門提供電流 那要看輸出口驅動的是什麼器件，如果該器件需要高電壓的話，而輸出口 的輸出電壓又不夠，就需要加上拉電阻。如果有上拉電阻那它的埠在默認值為 高電平，你要控制它必須用低電平才能控制，如三態門電路三極體的集電極，或 二極體正極去控制把上拉電阻的電流拉下來成為低電平。反之，尤其用在介面電 路中，為了得到確定的電平，一般採用這種方法，以保證正確的電路狀態，以免 發生意外。比如，在電機控制中，逆變橋上下橋臂不能直通，如果它們都用同一 個單片機來驅動，必須設置初始狀態。防止直通! 電阻在選用時，選用經過計算後與標准值最相近的一個！ P0 為什麼要上拉電阻原因有： 1。 P0 口片內無上拉電阻 2。 P0 為 I/O 口工作狀態時，上方 FET 被關斷，從而輸出腳浮空，因此 P0 用於 輸出線時為開漏輸出。 3。 由於片內無上拉電阻，上方 FET 又被關斷，P0 輸出 1 時無法拉升埠電平。 P0 是雙向口，其它 P1，P2，P3 是准雙向口。准雙向口是因為在讀外部數據時要 先「准備」一下，為什麼 要准備一下呢？ 單片機在讀准雙向口的埠時，先應給埠鎖存器賦 1，目的是使 FET 關斷，不 至於因片內 FET 導通使埠鉗制在低電平。 上下拉一般選 10k！ 晶元的上拉/下拉電阻的作用 最常見的用途是，假如有一個三態的門帶下一級門。如果直接把三態的輸出接在 下一級的輸入上，當三態的門為高阻態時，下一級的輸入就如同漂空一樣。可能 引起邏輯的錯誤，對 MOS 電路也許是有破壞性的。所以用電阻將下一級的輸入 拉高或拉低，既不影響邏輯又保正輸入不會漂空。 改變電平的電位，常用在 TTL-CMOS 匹配；在引腳懸空時有確定的狀態； 為 OC 門的輸出提供電流； 作為端接電阻； 在試驗板上等於多了一個測試點，特 別對板上表貼晶元多的更好，免得割線；嵌位；上、下拉電阻的作用很多，比如 抬高信號峰峰值，增強信號傳輸能力，防止信號遠距離傳輸時的線上反射，調節 信號電平級別等等！當然還有其他的作用了具體的應用方法要看在什麼場合，什 么目的，至於參數更不能一概而定，要看電路其他參數而定，比如通常用在輸入 腳上的上拉電阻如果是為了抬高峰峰值，就要參考該引腳的內阻來定電阻值的！ 另外，沒有說輸入加下拉，輸出加上拉的，有時候沒了某個目的也可能同時既有 上拉又有下拉電阻的！ 加接地電阻－－下拉 加接電源電阻－－上拉 對於漏極開路或者集電極開路輸出的器件需要加上拉電阻才可能工作。另外，普 通的口，加上拉電阻可 以提高抗干擾能力，但是會增加負載。 電源：+5V 普通的直立 LED， 用多大的上拉電阻合適？ 謝謝指教！ 一般 LED 的電流有幾個 mA 就夠了，最大不超過 20mA，根據這個你就應該可 以算出上拉電阻值來了。保險起見，還是讓他拉吧，(5-0.7)/10mA=400ohm，差 不多吧，不放心就用 2k 的。【奇怪，新出了管壓 0.7V 的 LED 了嗎？據我所知 好象該是 1.5V 左右。 我看幾百歐到 1K 都沒太大問題， 一般的片子不會衰到 10mA 都抗不住吧？】 下拉電阻的作用：所見不多，常見的是接到一個器件的輸入端，多作為抗干擾使 用。這是由於一般的 IC 的輸入端懸空時易受干擾，或器件掃描時有間隙泄漏電 壓而影響電路的性能。後者，我們在某批設備中曾碰到過。 上拉電阻的阻值主要是要顧及埠的低電平吸入電流的能力。 例如在 5V 電壓下， 加 1K 上拉電阻，將會給埠低電平狀態增加 5mA 的吸入電流。在埠能承受 的條件下，上拉電阻小一點為好。 准雙向口和雙向口的區別： 准雙向口和雙向口的區別： 在最初的 51 系列單片機中 P0 口：雙向 8 位三態 I/O 口 P1 口：准雙向 8 位 I/O 口 P2 口：准雙向 8 位 I/O 口 P3 口：准雙向 8 位 I/O 口 這里特別要主要准雙向與雙向三態 I/O 的區別： P1 口，P2 口，P3 口是 3 個 8 位準雙向的 I/O 口，各口線在片內均有固定 的上拉電阻，當這三個准雙向 I/O 口作輸入口使用時，要向該口先寫 1，另外准 雙向 I/O 口無高阻的「浮空」狀態。 而雙向口 P0 口線內無固定上拉電阻， 由兩個 MOS 管串接， 既可開漏輸出， 有可處於高阻的「浮空」狀態，故稱為雙向三態 I/O 口。 P0 口是雙向指的是它被用作地址／數據埠時，只有在這個時候，P0 口 才處於兩個開關管推挽狀態，當兩個開關管都關閉時，才會出現高阻狀態． 當 P0 口用於一般 I/O 口時，內部接 Vcc 的那個開關管是與引腳（埠）脫 離聯系的，這個時候，只有拉地的那個開關管其作用，P0 口作為輸出，是必須 外接上拉電阻的，不然就無法輸出高電平；如果 P0 口作為輸入，則必須先對端 口寫1，使拉地的開關管斷開，這個時候，如果不接上拉電阻，則是高阻狀態， 就是一個雙向口，如果接上拉電阻，則本身輸出高電平，對輸入信號的邏輯無影 響 （注意是對邏輯無影響， 對實際參數有無影響我不確定， 但是我認為是有的） ． 雙向與准雙向，根本原則是雙向包含了高阻這個狀態，而不在於是否需要 先寫1或者不寫，P1~P3 口因為有內部上拉電阻，因此無論如何不是雙向；P0 口內部無上拉電阻，在處於數據／地址功能時，自動完成3態的轉換，是雙向， 處於一般 I/O 口時，如果不接外部上拉，而且先向埠寫了1，那麼就處於高阻 狀態，此時，它也是一個人為的雙向口，這與它處於地址／數據功能時的自動雙 向有區別，以及與 P1~P3 處於輸入時輸出鎖存器為 1 是有區別的。 -------------------------------------------------浮空和高阻態的區別 浮空和高阻態的區別 懸空（浮空，floating）：就是邏輯器件的輸入引腳即不接高電平，也不接低電 平。 由於邏輯器件的內部結構， 當它輸入引腳懸空時， 相當於該引腳接了高電平。 一般實際運用時，引腳不建議懸空，易受干擾。 高阻態：從邏輯器件內部電路結構來說，就是其輸出電阻很大，該狀態即不是高 電平，也不是低電平。當三態門處於高阻態時，無論該門的輸入如何變化，都不 會對其輸出有貢獻。 --------------------------------------線驅動（差動輸出） 線驅動（差動輸出） 差動放大器的特點是靜態工作點穩定，對共模信號有很強的抑制能力，它唯獨對 輸入信號的差（差模信號）做出響應，這些特點在電子設備中應用很廣。集成運 算放大器幾乎都採用差動放大器作為輸入級。 這種對稱的電壓放大器有兩個輸入 端和兩個輸出端，電路使用正、負對稱的電源。根據電路的結構可分為：雙端輸 入雙端輸出，雙端輸入單端輸出，單端輸入雙端輸出及單端輸入單端輸出四種接 法。凡雙端輸出，差模電壓增益與單管共發放大器相同；而單端輸出時，差模電 壓增益為雙端輸出的一半，另外，若電路參數完全對稱，則雙端輸出時的共模放 大倍數 =0，其實測的共模抑制比 將是一個較大的數值，愈大，說明電路抑制 共模信號的能力愈強。 差動保護是輸入的兩端 CT 電流矢量差，當達到設定的動作值時啟動動作元件。 保護范圍在輸入的兩端 CT 之間的設備（可以是線路，發電機，電動機，變壓器 等電氣設備）逆相序上面兩位已經解釋了，有功反向是逆功率而不是逆相序，一 般用在發電機保護中。 電流差動保護是繼電保護中的一種保護，forclear 說的差動保護和逆相序都是 對的。 正相序是 A 超前 B,B 超前 C 各是 120 度。 反相序 （即是逆相序） A 超 是 前 C,C 超前 B 各是 120 度。 有功方向變反只是電壓和電流的之間的角加上 180 度，就是反相功率，而不是逆相序。 差動保護是根據「電路中流入節點電流的總和等於零」原理製成的。 差動保護把被保護的電氣設備看成是一個接點， 那麼正常時流進被保護設備的電 流和流出的電流相等，差動電流等於零。當設備出現故障時，流進被保護設備的 電流和流出的電流不相等，差動電流大於零。當差動電流大於差動保護裝置的整 定值時，保護動作，將被保護設備的各側斷路器跳開，使故障設備斷開電源。 差動保護原理 差動保護是利用基爾霍夫電流定理工作的，當變壓器正常工作或區外故障時，將 其看作理想變壓器，則流入變壓器的電流和流出電流（折算後的電流）相等，差 動繼電器不動作。 當變壓器內部故障時， 兩側 （或三側） 向故障點提供短路電流， 差動保護感受到的二次電流和的正比於故障點電流，差動繼電器動作。 差動保護原理簡單、使用電氣量單純、保護范圍明確、動作不需延時，一直用於 變壓器做主保護。另外差動保護還有線路差動保護、母線差動保護等等。 變壓器差動保護是防止變壓器內部故障的主保護。其接線方式，按迴路電流法原 理，把變壓器兩側電流互感器二次線圈接成環流，變壓器正常運行或外部故障， 如果忽略不平衡電流， 在兩個互感器的二次迴路臂上沒有差電流流入繼電器， 即： iJ＝ibp＝iI-iII=0。 如果內部故障，如圖 ZD 點短路，流入繼電器的電流等於短路點的總電流。即： iJ=ibp=iI2+iII2。當流入繼電器的電流大於動作電流，保護動作斷路器跳閘。 線驅動器是一個源電流輸出器件。在導通狀態時，線驅動器輸出為電源（vcc）； 在關斷狀態時，輸出懸空。因此，線驅動器需要一個灌電流輸入介面。下面表格 中給出了一個簡單的線驅動器的原理圖。 差動輸出、線性驅動輸出：就是根據 rs-422a 的數據輸送迴路。可通過雙股攪 合線電纜進行長距離輸送。 線驅動 集電極開路 推挽式 集電極開路： 集電極開路： 集電極開路電路是灌電流輸出器件。在關斷狀態時，集電極開路輸出連到地；在 導通狀態時，集電極開路輸出懸空。因此，集電極開路輸出需要一個源電流輸入 介面。下面表格中給出了一個簡單的集電極開路輸出電路的原理圖。 推挽式： 推挽式： 推挽式輸出結合了線驅動與集電極開路輸出，在關斷狀態時，推挽式輸出接 地；在導通狀態時，推挽式輸出連到電源（vcc）。推挽輸出（歐姆龍稱為互補 輸出）輸出迴路有 2 種，即 npn 與 pnp2 種晶體管輸出。根據輸出信號 h 或 l， 2 種晶體管輸出互相交叉進行 on 或 off 動作， 使用時， 正電源， 分別為吸合， 0v 拉下互補輸出是輸出電流流出或流入 2 種動作，特徵是信號的上升、下降速度 快，可進行導線的長距離延長。可與開路集電極輸入機器（npn/pnp）連接， 另外還可以連接到電壓輸入機器上。但是為了能更好的發揮未來的性能，一般推 薦在電壓輸入機器上使用電壓輸入的編碼器。 推挽放大器： 推挽放大器： 在功率放大器電路中大量採用推挽放大器電路， 這種電路中用兩只三極體構 成一級放大器電路，兩只三極體分別放大輸入信號的正半周和負半周，即用一隻 三極體放大信號的正半周，用另一隻三極體放大信號的負半周，兩只三極體輸出 的半周信號在放大器負載上合並後得到一個完整周期的輸出信號。 推挽放大器電路中，一隻三極體工作在導通、放大狀態時，另一隻三極體處於截 止狀態，當輸入信號變化到另一個半周後，原先導通、放大的三極體進入截止， 而原先截止的三極體進入導通、放大狀態，兩只三極體在不斷地交替導通放大和 截止變化，所以稱為推挽放大器。 互補推挽放大器： 互補推挽放大器： 「互補」是通過採用兩種不同極性的三極體， 利用不同極性三極體的輸入極性 不同，用一個信號來激勵兩只不同極性的三極體，這樣可以不需要有兩個大小相 等、相位相反的激勵信號。電路中，一個是 NPN 型三極體，另一個是 PNP 型三 極管，兩只三極體的基極相連，在兩管的基極加一個音頻輸入信號作推動信號。 兩管基極和發射極並聯，由於兩只三極體的極性不同，基極上的輸入信號電 壓對兩管而言一個是正向偏置，一個是反向偏置。當輸入信號為正半周時，兩管 基極同時電壓升高，此時輸入信號電壓給一管加上正向偏置電壓，所以該管進入 導通和放大狀態。由於基極電壓升高，對另一管來講加上反向偏置電壓，所以該 管處於截止狀態。 輸入信號變化到負半周後，兩管基極同時電壓下降，給另一 管正向偏置，使該管進入導通和放大狀態，而一管又進入截止狀態。 這種利用 NPN 型和 PNP 型三極體的互補特性， 用一個信號來同時激勵兩只 三極體的電路，稱之為「互補」電路，由互補電路構成的放大器稱為互補放大器電 路。由於兩個異極性管工作時，一隻三極體導通、放大，另一隻三極體截止，工 作在推挽狀態，所以稱為互補推挽放大器。 OC 門主要用於 3 個方面： 1、實現與或非邏輯，用做電平轉換，用做驅動器。由於 OC 門電路的輸出管的 集電極懸空，使用時需外接一個上拉電阻 Rp 到電源 VCC。OC 門使用上拉電阻 以輸出高電平，此外為了加大輸出引腳的驅動能力，上拉電阻阻值的選擇原則， 從降低功耗及晶元的灌電流能力考慮應當足夠大； 從確保足夠的驅動電流考慮應 當足夠小。 2、線與邏輯，即兩個輸出端（包括兩個以上）直接互連就可以實現「AND」的邏 輯功能。在匯流排傳輸等實際應用中需要多個門的輸出端並聯連接使用，而一般 TTL 門輸出端並不能直接並接使用， 否則這些門的輸出管之間由於低阻抗形成很 大的短路電流（灌電流），而燒壞器件。在硬體上，可用 OC 門或三態門（ST 門）來實現。用 OC 門實現線與，應同時在輸出埠應加一個上拉電阻。 3、三態門（ST 門）主要用在應用於多個門輸出共享數據匯流排，為避免多個門 輸出同時佔用數據匯流排，這些門的使能信號（EN）中只允許有一個為有效電平 （如高電平），由於三態門的輸出是推拉式的低阻輸出，且不需接上拉（負載） 電阻，所以開關速度比 OC 門快，常用三態門作為輸出緩沖器。 電流驅動與電壓驅動 簡單地說電流驅動是根據驅動電流的大小而輸出不同的功率， 常見的是普通三極 管功率放大電路，電壓驅動是根據驅動電壓的高低而輸出不同的功率，常見的場 效應三極體功率放大電路中使用。
『肆』 扇入的含義
http://ke..com/view/388883.htm?fr=ala0_1
扇入（fan-in）是定義單個邏輯門能夠接受的數字信號輸入最大量的術語。大多數TTL邏輯門有一個或兩個輸入端，也有一些有兩個以上的輸入端。一個典型的邏輯門有1、2個扇入信號。
在一些數字系統中，必須有一個單一的TTL邏輯門用大於1的扇入信號來驅動幾個驅動程序。如果一個TT驅動器必須驅動的輸入端總數大於10，那麼被稱為緩沖器的驅動器可以用在TTL邏輯門輸出端與它必須驅動的驅動器輸入端之間。邏輯反向器（也被稱為非門）在大多數數字電路中能夠輔助這一功能。
在軟體工程中，模塊的扇入是指有多少個上級模塊調用它。扇入越大，表示該模塊被更多的上級模塊共享。這當然是我們所希望的。但是不能為了獲得高扇人而不惜代價，例如把彼此無關的功能湊在一起構成一個模塊，雖然扇人數高了，但這樣的模塊內聚程度必然低。這是我們應避免的。
『伍』 「扇入」和「扇出」是什麼意思
扇入：是指直接調用該模塊的上級模塊的個數。扇入大表示模塊的復用程序高。
扇出：是指該模塊直接調用的下級模塊的個數。扇出大表示模塊的復雜度高，需要控制和協調過多的下級模塊；但扇出過小（例如總是1）也不好。扇出過大一般是因為缺乏中間層次，應該適當增加中間層次的模塊。扇出太小時可以把下級模塊進一步分解成若干個子功能模塊，或者合並到它的上級模塊中去。
『陸』 為什麼邏輯門的扇入和扇出有限制
要是無限制那還要邏輯幹嘛？
『柒』 急!什麼是扇入
扇入是單個邏輯門能夠接受的數字信號輸入最大量的術語.大多數TTL邏輯門有一個或兩個輸入端,也有一些有兩個以上的輸入端.一個典型的邏輯門有1,2個扇入信號.
在一些數字系統中,必須有一個單一的TTL邏輯門用大於1的扇入信號來驅動幾個驅動程序.如果一個TT驅動器必須驅動的輸入端總數大於10,那麼被稱為緩沖器的驅動器可以用在TTL邏輯門輸出端與它必須驅動的驅動器輸入端之間.邏輯反向器（也被稱為非門）在大多數數字電路中能夠輔助這一功能.
在軟體工程中,模塊的扇入是指有多少個上級模塊調用它.扇入越大,表示該模塊被更多的上級模塊共享.這當然是我們所希望的.但是不能為了獲得高扇人而不惜代價,例如把彼此無關的功能湊在一起構成一個模塊,雖然扇人數高了,但這樣的模塊內聚程度必然低,這是我們應避免的.