IDO電路

① 我想把負壓使用LDO降低,該怎麼選擇電路，例如-7V輸入，-5V輸出。

直接用79L05即可。實用電路如下圖——

需要說明的是，上圖的引腳排列是按照ST的TO-90封裝的79L05來畫的，如果是TI的TO-90封裝的79L05，引腳排序是1腳輸出、2腳輸入、3腳接地。如果是其他廠家或者是其他封裝外形的79L05，引腳排序有可能不同，使用時要先查手冊。

② 電路板上ldo穩壓器特別燙是什麼原因

你得看你是幾v進來的，壓差太大也會導致ldo發燙

③ LDO內部電路分析--關於運算放大器

我來回答你吧。
這個電路的關鍵在於調整管狀態的分析，首先回答你第三個問題，
LDO也就是低壓差線性穩壓電源與串聯型穩壓電源最大的不同在於，調整管的工作狀態。
LDO中的調整管工作在飽和狀態，運放控制的是飽和程度的高低，而串聯型穩壓電源，調整管工作在放大狀態。這也就可以解釋，為什麼LDO的壓差能做得那麼小。很明顯，三極體處於放大狀態時，UCE至少要有1V以上，一般都是好幾V。而飽和狀態下，一般只有零點幾V。這也就是低壓差的根本原因。
再回答你的第一個問題，運放凈輸入增大，輸出自然增大。這樣就導致發射結UBE電壓減小，根據三極體輸入特性曲線，UBE下降，則IB自然減小。再看輸出特性曲線，IB減小後，在飽和區，IC也跟著大幅度下降，而整個電路的輸出電流就是由調整管的IC電流決定的。
之所以選用PNP管，也是跟狀態有關系，PNP 管子做開關更容易（單片機驅動輸出就經常這么做），只要運放輸出介於發射極、集電極電壓之間（確保發射結正偏，集電結正偏即可），而且由於需要變化的范圍小，比較容易控制調整管的飽和程度。用NPN做開關，陷入飽和狀態，理論上也可以，但是你自己看一下，此時它的飽和控制比較困難，一方面是運放輸出，另一方面是，UE的電壓（E剛好又在輸出端） ，兩者合成對UBE的控制，很困難。另外一點，從三極體的使用來看，三極體的集電極面積最大，最適合帶負載，所以一般電路用三極體驅動的話，負載都在集電極上，而用NPN管的話，負載是在發射極上。這就導致了一個後果，你仔細看看，LDO往往可以用比較小的三極體實現比較大的電流輸出，而NPN型電源，使用的管子很大，輸出卻很一般。相比之下，PNP型管的使用效率更高，成本也更低。
從這個問題看，其實你只要對三極體特性掌握好一些，就可以自行分析了。

④ LDO到底是個穩壓器還是降壓電路

LDO是low dropout regulator，意為低壓差線性穩壓器，是相對於傳統的線性穩壓器來說的。傳統的線性穩壓器，如78xx系列的晶元都要求輸入電壓要比輸出電壓高出2v~3V以上，否則就不能正常工作。但是在一些情況下，這樣的條件顯然是太苛刻了，如5v轉3.3v,輸入與輸出的壓差只有1.7v，顯然是不滿足條件的。針對這種情況，才有了LDO類的電源轉換晶元。
LDO 是一種線性穩壓器。線性穩壓器使用在其線性區域內運行的晶體管或 FET，從應用的輸入電壓中減去超額的電壓，產生經過調節的輸出電壓。所謂壓降電壓，是指穩壓器將輸出電壓維持在其額定值上下 100mV 之內所需的輸入電壓與輸出電壓差額的最小值。正輸出電壓的
LDO（低壓降）穩壓器通常使用功率晶體管（也稱為傳遞設備）作為 PNP。這種晶體管允許飽和，所以穩壓器可以有一個非常低的壓降電壓，通常為 200mV 左右；與之相比，使用 NPN 復合電源晶體管的傳統線性穩壓器的壓降為 2V 左右。負輸出 LDO 使用 NPN 作為它的傳遞設備，其運行模式與正輸出 LDO 的 PNP設備類似。
更新的發展使用 CMOS 功率晶體管，它能夠提供最低的壓降電壓。使用 CMOS，通過穩壓器的唯一電壓壓降是電源設備負載電流的 ON 電阻造成的。如果負載較小，這種方式產生的壓降只有幾十毫伏。
DCDC的意思是直流變（到）直流（不同直流電源值的轉換），只要符合這個定義都可以叫DCDC轉換器，
包括LDO。但是一般的說法是把直流變（到）直流由開關方式實現的器件叫DCDC。
LDO是低壓降的意思，這有一段說明：低壓降（LDO）線性穩壓器的成本低，噪音低，靜態電流小，
這些是它的突出優點。它需要的外接元件也很少，通常只需要一兩個旁路電容。新的LDO線性穩壓
器可達到以下指標：輸出雜訊30μV，PSRR為60dB，靜態電流6μA（TI的TPS78001達到Iq=0.5uA），電壓降只有100mV(TI量產了號稱0.1mV的LDO)。 LDO線性穩
壓器的性能之所以能夠達到這個水平，主要原因在於其中的調整管是用P溝道MOSFET，而普通的線
性穩壓器是使用PNP晶體管。P溝道MOSFET是電壓驅動的，不需要電流，所以大大降低了器件本身消
耗的電流；另一方面，採用PNP晶體管的電路中，為了防止PNP晶體管進入飽和狀態而降低輸出能力
， 輸入和輸出之間的電壓降不可以太低；而P溝道MOSFET上的電壓降大致等於輸出電流與導通電阻
的乘積。由於MOSFET的導通電阻很小，因而它上面的電壓降非常低。

⑤ ldo工作原理

壓差線性穩壓器(LDO)的基本電路如圖所示，該電路由串聯調整管VT、取樣電阻R1和R2、比較放版大器A組成。

取樣電壓權加在比較器A的同相輸入端，與加在反相輸入端的基準電壓Uref相比較，兩者的差值經放大器A放大後，控制串聯調整管的壓降，從而穩定輸出電壓。當輸出電壓Uout降低時，基準電壓與取樣電壓的差值增加，比較放大器輸出的驅動電流增加，串聯調整管壓降減小，從而使輸出電壓升高。相反，若輸出電壓Uout超過所需要的設定值，比較放大器輸出的前驅動電流減小，從而使輸出電壓降低。供電過程中，輸出電壓校正連續進行，調整時間只受比較放大器和輸出晶體管迴路反應速度的限制。

應當說明的是，實際的線性穩壓器還應當具有許多其它的功能，比如負載短路保護、過壓關斷、過熱關斷、反接保護等，而且串聯調整管也可以採用MOSFET。