分頻電路設計

A. 怎樣用74ls194 構成奇偶分頻電路

利用194來設計奇數或偶數型的計數器，可以用反饋移位的方法來設計，具體可以見西安電子科技大學出版社，楊頌華編的數字電子技術基礎，第七章關於74LS194的部分 。設計時請注意能否自啟動的問題。

分頻器和計數器有本質聯系，比如把輸入信號作為模4計數器的時鍾信號，那麼計數器的輸出就可以將輸入信號4分頻。

(1)分頻電路設計擴展閱讀：

第一，偶數倍分頻：偶數倍分頻應該是大家都比較熟悉的分頻，通過計數器計數是完全可以實現的。如進行N倍偶數分頻，那麼可以通過由待分頻的時鍾觸發計數器計數，當計數器從0計數到N/2‐1時，輸出時鍾進行翻轉，並給計數器一個復位信號，使得下一個時鍾從零開始計數。以此循環下去。這種方法可以實現任意的偶數分頻。

第二，奇數倍分頻：奇數倍分頻有兩種實現方法：

首先，完全可以通過計數器來實現，如進行三分頻，通過待分頻時鍾上升沿觸發計數器進行模三計數，當計數器計數到鄰近值進行兩次翻轉，比如可以在計數器計數到1時，輸出時鍾進行翻轉，計數到2時再次進行翻轉。即是在計數值在鄰近的1和2進行了兩次翻轉。

另外一種方法：對進行奇數倍n分頻時鍾，首先進行n/2分頻（帶小數，即等於(n‐1)/2+0.5），然後再進行二分頻得到。得到占空比為50%的奇數倍分頻。

B. 如何設計一個多級分頻電路

石英晶體振盪器產生的100KHZ的時標信號，並不能直接用來計時，需要將它變成周期為版1s的脈權沖信號—「秒」信號。為此，需對時標信號進行 次分頻，這里用5級十分頻來實現採用5個C180十進制加法計數器串聯起來，作為分頻器。C180的功能表見 表4—1。
表4—1 C180功能表
輸入 輸出
CP EN cr QD QC QB QA
X X 1 0 0 0 0
↓ X 0 保持
X ↑ 0 保持
↑ 0 0 保持
1 ↓ 0 保持
↑ 1 0 計數
0 ↓ 0 計數
當控制端EN=1時，CP上升沿到來時計數；CP=0，EN下降沿到來時計數。Cr為正脈沖置0端， 為十分頻輸出。將5級十分頻器串聯起來，如圖4—2所示。

C. 怎樣做一個二分頻電路

用一個2、2μF電容與高音喇叭串聯，低音喇叭直接接在功放上。高音喇叭千萬不要直接接在功放內上，要燒了。低容音喇叭本來就是一個電感，對高頻信號影響很小，低音其實可以不要分頻。實在要的話，串聯一個電感，可以自己繞1mm的漆包線在中性筆上繞20至30圈。

(3)分頻電路設計擴展閱讀：

電原理圖只需易看易懂、圖形美觀及制圖方便即可，而從普通的電原理圖要想像出實際電路的構造是很困難的。尤其是高頻電路，更與一般電路有所不同。它需要考慮引線長短，元器件安排等。如果不考慮電路實際情況，根據原理圖裝配電路。

會遇到許多問題，重則會使電路無法正常工作。所以在實際裝配之前應有一個指導裝配的裝配圖，在裝配圖上，不僅應反映各元器件的裝配位置．還應指出某些重要線路如信號線、地線等的具體要求。當然畫成正規的更接近實際的裝配罔更好，一般要在搭成電路完成調試後，再根據實際情況畫成正規裝配圖。

在高頻電路中，原理罔設計完成後，即使改畫成具有指導意義的裝配圖，馬上著手進行印製電路板PCB設計具有較大風險。應根據裝配圖先組裝一個實驗電路進行性能試驗，然後考慮是否用PCB進行裝配．如果用PCB裝配，則應盡量接近實驗電路。

D. 如何用下沿觸發JK觸發器設計一個同步二,四分頻電路

沿觸發的JK觸發器設計一同步時序電路，其狀態圖如下圖所示，要求電路使用的門電路最少。

試用上升沿觸發的JK觸發器設計一同步時序電路，其狀態圖如下圖所示，要求電路使用的門電路最少。將D觸發器接成T'觸發器，信號接clk，這就成二分頻電路了。再接一級就是四分頻電路。另外七分頻電路輸出信號，如果不是一個窄脈沖，而是方波脈沖，還需要一個D觸發器。

觸發器是構成時序邏輯電路以及各種復雜數字系統的基本邏輯單元。觸發器的線路圖由邏輯門組合而成，其結構均由SR鎖存器派生而來（廣義的觸發器包括鎖存器）。觸發器可以處理輸入、輸出信號和時鍾頻率之間的相互影響。

(4)分頻電路設計擴展閱讀：

觸發器的作用：

可在寫入數據表前，強制檢驗或轉換數據。觸發器發生錯誤時，異動的結果會被撤銷。可依照特定的情況，替換異動的指令 (INSTEAD OF)。

約束和觸發器在特殊情況下各有優勢。觸發器的主要好處在於它們可以包含使用 Transact-SQL 代碼的復雜處理邏輯。因此，觸發器可以支持約束的所有功能；但它在所給出的功能上並不總是最好的方法。

實體完整性總應在最低級別上通過索引進行強制，這些索引或是 PRIMARY KEY 和 UNIQUE 約束的一部分，或是在約束之外獨立創建的。假設功能可以滿足應用程序的功能需求，域完整性應通過 CHECK 約束進行強制，而引用完整性(RI) 則應通過 FOREIGN KEY 約束進行強制。

在約束所支持的功能無法滿足應用程序的功能要求時，觸發器就極為有用。

E. 音箱分頻器電路圖冊

詳解幾款常用分頻器及音箱分頻器電路圖

來源：電子發燒友網 作者：wuzhan2016年10月27日 15:22

[導讀]雖然中頻單元的有效頻響寬達800Hz~10kHz，L2、L3與C2、C 3組成的帶通濾波器僅取其1.5~6kHz的一段頻帶，這也是它的黃金頻段。L4、C4構成的高通濾波器將YDQG5-14的分頻點定為6kHz，本單元的下限截止頻率也取得較高，將更加輕松自如地在高頻段發揮它的特長。

如下圖所示的是一款簡單的分頻器電路圖。其中L1與C1組成的低通濾波器將200-54的分頻點選在1.5kHz，這里將它的分頻點適當提高，主要是單元特性好，更重要是音頻的功率多半都集中在中低頻，適當提高低頻單元的截止頻率，可以充分發揮單元特長，給出的聲音將更加飽滿有力度。如果分頻點過低，不但喪失了單元優勢，反而還會加重中頻單元的負擔，引起振幅過載、失真增大等弊病。

雖然中頻單元的有效頻響寬達800Hz~10kHz，L2、L3與C2、C 3組成的帶通濾波器僅取其1.5~6kHz的一段頻帶，這也是它的黃金頻段。L4、C4構成的高通濾波器將YDQG5-14的分頻點定為6kHz，本單元的下限截止頻率也取得較高，將更加輕松自如地在高頻段發揮它的特長。由於合理的選擇分頻點，3個單元各自都工作在聲效率最高的頻帶，故系統的綜合靈敏度也要比各單元的平均特性靈敏度高出1~2dB.

此分頻器元件少，電路也很簡單，對於分頻電容器最起碼的要求是高頻特性好，耗損及容量誤差小。目前的聚丙烯CBB無極性電容器的耗損角正切值僅為0.08% ~0.1% ，高頻性能優異，體積小、無感、價廉，完全能勝任Hi-Fi系統分頻電路的需要。本音箱選用耐壓為63V的CBB21、CBB22電容器，9.4 uF的用2隻4.7 uF的並聯即可。

F. 求用74LS74設計的二分頻，四分頻電路圖

CLK腳接輸入信號，Q非（即Q上有一橫杠的腳）接D腳，Q或Q非作輸出，這是二分頻電路，像這樣只用單級（一個D觸發器）就是二分頻，如果用兩級就是四分頻，用三級就是八分頻。

分頻： 1，2，3，4，5，6為一組，8，9，10，11，12，13為一組 如果要得到二分頻，原時鍾需接3端或11端，5端或9端為變換後的時鍾輸出端。如果要得到四分頻，原時鍾需接3端並且5端接11端，9端為四分頻輸出端；或者是原時鍾接11端。

(6)分頻電路設計擴展閱讀：

最簡單的分頻就是二分頻，將聲音分為高頻和低頻，分頻點需要高於低音喇叭上限頻率的1/2，低於高音喇叭下限頻率的2倍，一般的分頻點在2K到5K之間。但是這樣分頻對低音照顧仍然不夠完善，因為低音為了獲得更好效果，往往需要單獨處理，並且揚聲器的切割失真對低音的影響也最大，因此近些年三分頻逐漸流行起來。

三分頻是將聲音分為低音、中音和高音，有兩個分頻點，低音分頻點一般在200Hz以下，或者120Hz，甚至更低，高音分頻點一般為2000Hz－6000Hz。此外也有少量的四分頻或者多分頻系統。顯然更多分頻數理論上更有利於聲音的還原，但過多的分頻點會造成整體成本上升，並且實際效果提升有限，因此常見的分頻數仍然是二分頻和三分頻。

G. 三分頻雙中音分頻器怎樣設計

分布設計(7)分頻電路設計擴展閱讀三分頻揚聲器系統分頻器電感的精確設計1 引言 揚聲器系統的分頻器分為前級分頻和功率分頻2類。前級分頻是前級電路中由電子元件產生的分頻，再由各自的功放分別驅動高﹑中﹑低音揚聲器系統，如圖（1a）所示，屬於小信號有源分頻。而功率分頻則是由電感、電容、電阻元件構成的位於功放與揚聲器之間的無源分頻電路，如圖（1b）所示。

資料來源於網路若侵權聯系刪除

採用功率分頻的揚聲器系統結構簡單、成本低，而且又能獲得很高的放音質量，因而在現代高保真放音系統中應用最為普遍。其性能的好壞與揚聲器的各項指標以及分頻電路、電感元件的性能、精度有密不可分的關系，精確計算電感參數便是成功的關鍵。2 對分頻器電路、元件的要求（1）電路中電感元件直流電阻、電感值誤差越小越好。而且為使頻響曲線平坦最好使用空心電感。（2）電路中電容元件損耗盡可能小。最好使用音頻專用金屬化聚丙烯電容。（3）使各揚聲器單元分配到較平坦的信號功率，且起到保護高頻揚聲器的作用。（4）各頻道分頻組合傳輸功率特性應滿足圖2所示特性曲線的要求（P0為最大值，P1為對應分頻點f1、f2的值）。分頻點處的功率與功率最大值之間幅度應滿足P1（=0.3～0.5）P0的范圍。（5）整個頻段內損耗平坦，基本不出現「高峰」和「深谷」。資料來源於網路若侵權聯系刪除