時鍾電路的設計

Ⅰ 怎樣用數字電路設計一個數字時鍾

數字鍾電路是一個典型的數字電路系統,其由時,分,秒計數器以及校時和顯示電路組成.下面介紹利用集成十進制遞增計數器(74160)和帶解碼器的七段顯示數碼管組成的數字鍾電路.計數器74160和七段顯示數碼管的功能及使用方法在8.4節已有敘述.

1. 利用兩片74160組成60進制遞增計數器

利用兩片74160組成的同步60進制遞增計數器如圖9.4-1所示，其中個位計數器（C1）接成十進制形式。十位計數器（C2）選擇QC與QB做反饋端，經與非門輸出控制清零端（CLR』），接成六進制計數形式。個位與十位計數器之間採用同步級連方式，將個位計數器的進位輸出控制端（RCO）接至十位計數器容許端（ENT），完成個位對十位計數器的進位控制。將個位計數器的RCO端和十位計數器的QC、QA端經與們由CO端輸出，作進位輸出控制信號。當計數器狀態為59時，CO端輸出高電平，在同步級聯方式下，容許高位計數器計數。選擇信號源庫中的1HZ方波信號作為計數器的測試時鍾源。

因為秒與分計數均由60進制遞增計數器來完成，為在構成數字鍾系統時使電路得到簡化，我們將圖9.4-1虛線框內建立部分用子電路表示。具體操作過程如下：

在EWB主界面內建立圖9.4-1所示60進制計數器，閉合模擬電源，經過功能測試，確保計數器工作正常。選中虛線框內所示部分電路（Circuit）菜單中的創建子電路（Creat Subcircuit……）項，主界面內出現子電路設置對話框，在對話框內添入電路名稱（60C）後，選擇在電路中置換（Replace in Circuit）項，得用子電路表示的60進制遞增計數器如圖9.4-3所示。

2、用兩片74160組成24/12進制遞增計數器

圖9.4-4所示電路是由兩片74160組成的能實現12和24進制轉換的同步遞增計數器。圖中個位與十位計數器均接成十進制計數形式，採用同步級連方式。選擇十位計數器的輸出端QB和個位計數器的輸出端QC通過與非門NAND2控制兩片計數器的清零端（CLR』），利用狀態24反饋清零，可實現24進制遞增計數。若選擇十位計數器的輸出端QA與個位計數器的輸出端QB經過與非門NAND1輸出，控制兩片計數器的清零端（CLR』），利用狀態12反饋清零，可實現12進制遞增計數。敲擊Q鍵，使開關K選擇與非門NAND2輸出或NAND1輸出可實現24和12進制遞增計數器的轉換。該計數器可利用作數字鍾的時計數器。

為簡化數字鍾電路，我們將圖9.4-4所示的24/12進制計數器虛線框內電路轉換為子電路，轉換方法與上述60進制計數器相同。用子電路表的24/12進制同步計數器如圖9.4-5所示。

3. 數字鍾系統的組成

利用60進制和24/12進制遞增計數器子電路構成的數字鍾系統如圖9.4-6所示。在數字鍾電路中，由兩個譽虛60進制同步遞增計數器完成秒、分計數，由24/12進制同步遞增計數器實現小時計數。

秒、分、時計數器之間採用同步級連判悔方式。開關K控制小時的24進制和12進制計數方式選擇。為簡化電路，直接選用信號源庫中的方波秒脈沖作數字鍾的秒脈沖信號，讀者可自行設計獨立的秒脈沖源，例如；可利用555多諧振盪器產生的秒脈沖，或者採用石英晶體振盪器經分頻器產生秒脈沖。還可以在小時顯示的基礎上，增加上、下午或日期顯示以及整點報時等，這里不再贅述。

敲擊S和F鍵，可控制開關S和F 將秒脈沖直接引入時、分計數器，實現校時。

對於圖9.4-6所示數字鍾電路，若要進一步 簡化電路還可以利用子電路嵌套功能將虛線框內電路轉換為更高一級的子電路，我們將子電路命名為CLOCK，用高一級子電路表示的數字鍾電路如圖9.4-7所示。

今後在設計用到數字鍾作單元電路的系統時可直接引用該電路，使系統得到簡化。

圖1、數字電子鍾結構圖

2、秒鍾、分鍾計時電路的設計

利用集成十進制遞增計數器（74160）和帶主解碼器的七段顯示數碼管組成的數字鍾電路。計數器74160的功能真值表如圖2所示。

根據計數器74160的功能表真值表，利用兩片74160組成的同步六十進制遞增計數器如圖3示，其中個位計數器（CL）接成十進制形式。十位計數器（C2）選擇QC與QB做反饋端，經與非門（NEND）輸出控制清零端（CLR），接成六進制計數形式。掘虛正個位與十位計數器之間採用同步級連復位方式，將個位計數器的進位輸出控制端（RCO）接至十位計數器的計數計數器的計數容許端（ENT），完成個位對十位計數器的進位控制QC，QA端經過與門AND1和AND2由CO端輸出，作為六十進制的進位輸出脈沖信號，

圖二、同步十進制計數器74160真值表

當計數器計數狀態為59時，CO端輸出高電平，在同步級聯方式下，容許高位計數器計數。電路創建完成後，進行模擬實驗時，利用信號源庫中的1HZ方波信號作為計數器的時鍾脈沖源。

圖3、秒鍾/分鍾計時電路

因為秒鍾與分鍾技術均由六十進制遞增計數器來完成，為在構成數字鍾系統時使電路得到簡化，圖虛線框內的電路創建為子電路表示。具體操作過程如下：在EWB主界面內建立如示的六十進制計數器，閉合模擬電源開關，經過計數器功能測試，確定計數器工作正常，選中虛線框內所示部分電路後，再選擇電路菜單中創建子電路框內添入子電路名稱（分計時）後，選擇在電路中置換選項，得到用子電路表示的六十進制遞增計數器，即秒鍾/分鍾計時子電路，如圖4

圖4、分鍾計時子電路對話框

圖5、分鍾計時電路

四、24/12進制的能實現遞增計數器

24/12進制的能實現十二四進制的同步遞增計數器。如圖四。所示。圖中個位與十位計數器均接成十進制計數形式，採用同步級聯復位方試。 選擇十位計數器的輸出端Qb和個位計數器 輸出端Qc通過與非門NAND2的控制兩片計數器的清零端CLR，當計數器的輸出狀態為00100100時，立即解碼清零，實現二進制糹遞增計數器：若選擇十位二進制的輸出端Q a與個位計數器的輸出端Qb經與非門NAD1控制兩片計數器的清零端CLR，當計數器的輸出狀態為00100100時，立即解碼反饋為零，實現二十進制遞增計數器，若選擇十位計數器的輸出端Qb經與門NAND1控制兩片計數器的清零端CLR。當計數器的輸出端狀態為00010010時，立即解碼反饋為零，實現十二進制遞增計數，敲Q，開關Q 選擇與非門NAND2輸出和NA民NAND1輸出實現二十四進制遞增計數器的轉換。計數器用作數子鍾的計數器。

圖6、24/12二進制計時電路

為了簡化數子電子鍾的電路，需要將圖765的24/12二進制計數器的線框內電路轉換為子電路，方法與上面六二進制的分計數器一樣，用子電路表示24/12進同步計數器如圖7。

圖7、24/12計時電路

五、數字電子鍾系統的組成

利用六十進制和24/12進制遞增計數器子電路構成的數字電子鍾系統如圖8所示，在數字電子鍾電路中，由兩個六十進制同步遞增計數器分別構成秒鍾計時器和分計時器，級連夠完成秒 ，分計時、由24/12進制同步遞增計實現小時計數。秒、分、時計數器之間採用同步級連方式，開關（Q）控制小時的二十四進制和十二進制計數方式選擇，敲擊S和F鍵，可控制開關S和F將秒脈沖直接引入時，分計數器，實現時計數器和分計數器的校時。

對於圖所示數字電子鍾電路，為了進一步簡化電路，還可以利用子電路嵌套功能，將虛線框內電路轉換為更高一級的子電路，成為子電路數字電子鍾，用嵌套子電路表示的數字電子鍾電路如圖8所示

圖8、24/12進制計數電路

以上創建的各種子電路都已經存入自定義元器件庫中，在其他電子系統設計中需要時，可以直接調用這些子電路，使系統的設計更方便，更快捷。

訪真實驗時，可直接選用信號源庫中的方波秒脈沖作數字鍾的秒脈沖信號，作為一個設計內容，讀者可自行設計獨立的秒脈沖信號源，可利用555定時器組成多諧震盪器產生秒鍾脈沖信號，或者採用石英晶體震盪器經分頻器產生秒脈沖，脈沖頻率更穩定，計時誤差會更小，還可以在小時顯示的基礎上，增加上下午或日期顯示，整點報時電路以及作息時間提示電路等。

Ⅱ 8051單片機時鍾電路

呵呵，這個不是很難的。實現時鍾有兩種方案：
1。 用8051的定時器實現，定時器為1S，每1S加一，滿60清零，分鍾加一，滿60清零，小時加一。
2。用8051+時間晶元，例如DS1302，DS12887等。
我手上沒有現成的例子。不過你可以參考一下郭天祥十天學會單片機和C語言編程。第10講介紹了 第一種方案，第十一講介紹了第二種方案。你可以參考一下，希望對你有幫助。

Ⅲ 時鍾電路設計需要哪些元件

方案的論證與選擇
1.1方案論證
1.1.1採用MCS—51系列單片機和壓力感測器來完成
壓力感測器是雞蛋鬧鍾必須用到的感測器，它具有結構簡單、體積小、重量輕、使用壽命長等優異的特點。控制電路主要由單片機和程序來實現，這樣的設計具有性能穩定，做工可靠，價格低廉，結構簡單的優點，但也存在編程難度大的缺點。這種設計是目前工業中最常用的一種設計，產品整體價成本格較低，硬體結構簡單，容易實現。
1.1.2採用TTL集成門電路和壓力感測器來實現
這種設計同樣採用壓力感測器，但是控制電路採用集成門電路，電路主要由振盪器，分頻器，計數器，解碼器，顯示電路組成。它的特點在於精度高，抗干擾能力強，允許的工作電壓范圍大，不需要編程，但同時也在產品體積大，硬體結構復雜，工作不可靠，技術老化，成本相對較高的缺點。這種設計目前在市場上已經基本淘汰。
1.1.3採用MCS—51系列單片機，時鍾晶元和壓力感測器來設計
這種設計在控制電路中加入了一個時鍾晶元，總體來說，產品需要的編程難度降低，但是產品的硬體結構復雜了，而且時鍾晶元的價格也很昂貴，提高了成本，這種設計在目前的市場上很少見。
1.2方案的選擇
綜上所述，應選用方案一來完成雞蛋鬧鍾的設計。

這里介紹的電子鍾，電路可稱得上極簡，它僅使用單片的20引腳單片機完成電子鍾的全部功能，而筆者見到的其它設計方案均採用二片以上的多片IC實現。

電路見圖1。

一片20引腳的單片機AT89C2051為電子鍾主體，其顯示數據從P1口分時輸出，P3.0~3.3則輸出對應的位選通信號。由於LED數碼管點亮時耗電較大，故使用了四隻PNP型晶體管VT1~VT4進行放大。本來筆者還有一種更簡的設計方案（見圖2），可省去VT1~VT4及R1~R4八個元件，但這種設計由於單片機輸出口的灌入電流有限（約20mA），數碼管亮度較暗而不向讀者介紹，除非你採用了高亮度的發光數碼管。

P3.4、P3.5、3.7外接了三個輕觸式按鍵，這里我們分別命名為：模式設定鍵set（P3.4）、時調整鍵hour（P3.5）、分調整鍵min（P3.7）。C1、R13組成上電復位電路。VT5及蜂鳴器Bz為鬧時訊響電路。三端穩壓器7805輸出的5V電壓供整個系統工作。此電子鍾可與任何9~20V/100mA的交直流電源適配器配合工作，適應性強。

電子鍾功能

1.走時：通過模式設定鍵set選擇為走時，U1、U2顯示小時，U3、U4顯示分。U2的小數點為秒點，每秒閃爍一次。

2.走時調整：通過模式設定鍵set選擇為走時調整，按下hour鍵對U1、U2的走時「時」顯示進行調整（每0.2秒遞加1）。按下min鍵對U3、U4的走時「分」顯示進行調整（每0.2秒遞加1）。

3.鬧時調整：通過模式設定鍵set選擇為鬧時調整，按下hour鍵對U1、U2的鬧時「時」顯示進行調整（每0.2秒遞加1）。按下min鍵對U3、U4的鬧時「分」顯示進行調整（每0.2秒遞加1）。

4.鬧時啟/停設定：通過模式設定鍵set選擇為鬧時啟/停設定，按下min鍵U3的小數點點亮，鬧時功能啟動；按下hour鍵U3的小數點熄滅，鬧時功能關停。

由於電路設計得極其簡單，因此豐富的功能只能由軟體完成，這里軟體設計成為了關鍵。下面介紹軟體設計要點。

圖3為主程序狀態流程。

圖3

運行時建立的主要狀態標志如下：

flag—掉電標志。掉電後，flag內為一隨機數；重新設定時間後flag內寫入標志數55H。

set—工作模式設定標志。

hour—走時「時」單元。

min—走時「分」單元。

sec—走時「秒」單元。

deda—走時5mS計數單元

t_hour—鬧時「時」單元。

t_min—鬧時「分」單元。

d_05s—0.5秒位標志。每秒鍾的前0.5秒置1，後0.5秒置0，以使秒點閃爍。

o_f—鬧時啟/停位標志。鬧時啟動置1，鬧時關停置0。

另外將定時器T0設定為5mS的定時中斷。這里晶振頻率為12MHz，因此5mS的初值為-5000，但實際上程序還要作其它運算，使得時間偏長，經調整
很高興回答樓主的問題 如有錯誤請見諒

Ⅳ 跪求數字電子鍾邏輯電路設計

數字電子鍾邏輯電路設計

一、實驗目的：

1、掌握數字鍾的設計方法；

2、熟悉集成電路的使用方法。

二、設計任務和要求：

1、設計一個有「時」，「分」，「秒」（23小時59分59秒）顯示且有校時功能的電子鍾；

2、用中小規模集成電路組成電子鍾；

3、畫出框圖和邏輯電路圖，寫出設計報告；

4、選做：①鬧鍾系統。②整點報時。③日歷系統。

三、方案選擇和論證：

1．分秒功能的實現：用兩片74290組成60進制遞增計數器

2.時功能的實現：用兩片74290組成24進制遞增計數器

3．定點報時：當分秒同時出現為0時，燈亮。

4.日歷系統：月跟日分別用2片74192實現，月份就接成12進制，日則接成31進制，星期由1片74192組成7進制，從星期一至星期天。

四、方案的設計：

1、可調時鍾模塊：

秒、分、時分別為60、60和24進制計數器。用兩片74LS290做一個二十四進制,輸入計數脈沖CP加在CLKA』端，把QA與與CPLB』從外部連接起來，電路將對CP按照8421BCD碼進行非同步加法計數。通過反饋端，控制清零端清零，其中個位接成二進制形式，十位接成四進制形式。其電路圖如下：

同理利用兩片74290組成的六十進制計數器，如下圖所示

將兩個六十進制的加法計數器和一個二十四進制的加法計數器進行級聯：將秒的十位進位脈沖接到分的個位輸入脈沖，將分的十位進位脈沖接到時的個位輸入脈沖，這樣就可以組成最基本的電路。

2.校時電路：

例如說時的校準，開關1上端接1HZ脈沖，下端接分的進位。當開關打到上端時電路進入校準功能，當開關打到下端時電路進入正常計時功能。其電路如總電路圖所示

3.整點報時：

分別用2個或非門接到分和秒的各輸出個節點處，再用一個與非門與報時燈鏈接，當輸出同時為零時，即整點時，報時燈就亮了，起到報時功能。本實驗使用LED發光（1s），其電路圖如下：

4.日歷系統：

月和日都用2片74192實現。月份功能則接成13進制，因為月份分日都是從1開始計起，所以要求從0001開始，到1101時，立刻清零，清零時應該切換到置數狀態，即將ABCD置1000，通過一個與非門鏈接到LOAD端置零，同時也將計數器置為0001的狀態。其電路圖如下所示

日功能74192三十一進制電路圖：

總電路圖：

四、電路調試：

調試這部分工作在EWB模擬軟體上進行。對於電路的調試應該分為幾個部分，分別對電路各個部分的功能都進行調試，之後，每連接一部分都要調試一次。

在實現日歷系統時，如月份需要顯示燈顯示1～31。一開始以為只把計數器鏈接成三十一進制即可，結果顯示燈只顯示0～30，沒有自己預期的結果。經過仔細思考，要把0去掉不顯示，從1開始顯示，而還要顯示31。經過查書，最後，知道開始需置數成0001狀態，到1000才清零，清零的同時回到置數0001狀態，通過多次鏈接、測試，終於實現了。

在實現校時功能過程中，由於之前想得太過復雜了，浪費了大量時間，最後，經過上網搜索，到圖書館查書，簡單的用了個開關連接到脈沖實現了。

Ⅳ 數字鍾電路設計

根據設計任務和要求，對照數字電子鍾的框圖，可以分以下幾部分進行模塊化設計。

1. 秒脈沖發生器

脈沖發生器是數字鍾的核心部分，它的精度和穩定度決定了數字鍾的質量，通常用晶體振盪器發出的脈沖經過整形、分頻獲得1Hz的秒脈沖。如晶振為32768 Hz，通過15次二分頻後可獲得1Hz的脈沖輸出.

2. 計數解碼顯示

秒、分、時、日分別為60、60、24、7進制計數器、秒、分均為60進制，即顯示00～59，它們的個位為十進制，十位為六進制。時為二十四進制計數器，顯示為00～23，個位仍為十進制，而十位為三進制，但當十進位計到2，而個位計到4時清零，就為二十四進制了。

周為七進制數，按人們一般的概念一周的顯示日期「日、1、2、3、4、5、6」，所以我們設計這個七進制計數器，應根據解碼顯示器的狀態表來進行，如表1.1所示。

按表1.1狀態表不難設計出「日」計數器的電路（日用數字8代替）。

所有計數器的解碼顯示均採用BCD—七段解碼器，顯示器採用共陰或共陽的顯示器。

Q4 Q3 Q2 Q1
顯示

1 0 0 0
日

0 0 0 1
1

0 0 1 0
2

0 0 1 1
3

0 1 0 0
4

0 1 0 1
5

0 1 1 0
6

表1.1 狀態表

3. 校時電路

在剛剛開機接通電源時，由於日、時、分、秒為任意值，所以，需要進行調整。

置開關在手動位置，分別對時、分、秒、日進行單獨計數，計數脈沖由單次脈沖或連續脈沖輸入。

4. 整點報時電路

當時計數器在每次計到整點前六秒時，需要報時，這可用解碼電路來解決。即

當分為59時，則秒在計數計到54時，輸出一延時高電平去打開低音與門，使報時聲按500Hz頻率嗚叫5聲，直至秒計數器計到58時，結束這高電平脈沖；當秒計數到59時，則去驅動高音1KHz頻率輸出而鳴叫1聲。

五、參考電路

數字電子鍾邏輯電路參考圖如圖1.3所示。

參考電路簡要說明

1. 秒脈沖電路

由晶振32768Hz經14分頻器分頻為2Hz，再經一次分頻，即得1Hz標准秒脈沖，供時鍾計數器用。

2. 單次脈沖、連續脈沖

這主要是供手動校時用。若開關K1打在單次端，要調整日、時、分、秒即可按單次脈沖進行校正。如K1在單次，K2在手動，則此時按動單次脈沖鍵，使周計數器從星期1到星期日計數。若開關K1處於連續端，則校正時，不需要按動單次脈沖，即可進行校正。單次、連續脈沖均由門電路構成。

3. 秒、分、時、日計數器

這一部分電路均使用中規模集成電路74LS161實現秒、分、時的計數，其中秒、分為六十進制，時為二十四進制。從圖3中可以發現秒、分兩組計數器完全相同。當計數到59時，再來一個脈沖變成00，然後再重新開始計數。圖中利用「非同步清零」反饋到/CR端，而實現個位十進制，十位六進制的功能。

時計數器為二十四進制，當開始計數時，個位按十進制計數，當計到23時，這時再來一個脈沖，應該回到「零」。所以，這里必須使個位既能完成十進制計數，又能在高低位滿足「23」這一數字後，時計數器清零，圖中採用了十位的「2」和個位的「4」相與非後再清零。

對於日計數器電路，它是由四個D觸發器組成的（也可以用JK觸發器），其邏輯功能滿足了表1，即當計數器計到6後，再來一個脈沖，用7的瞬態將Q4、Q3、Q2、Q1置數，即為「1000」，從而顯示「日」（8）。

4．解碼、顯示

解碼、顯示很簡單，採用共陰極LED數碼管LC5011-11和解碼器74LS248，當然也可用共陽數碼管和解碼器。

1. 整點報時

當計數到整點的前6秒鍾，此時應該准備報時。圖3中，當分計到59分時，

將分觸發器QH置1，而等到秒計數到54秒時，將秒觸發器QL置1，然後通過QL與QH相與後再和1s標准秒信號相與而去控制低音喇叭嗚叫，直至59秒時，產生一個復位信號，使QL清0，停止低音嗚叫，同時59秒信號的反相又和QH相與後去控制高音喇叭嗚叫。當計到分、秒從59：59—00：00時，嗚叫結束，完成整點報時。

2. 嗚叫電路

嗚叫電路由高、低兩種頻率通過或門去驅動一個三極體，帶動喇叭嗚叫。1KHz

和500Hz從晶振分頻器近似獲得。如圖中CD4060分頻器的輸出端Q5和Q6。Q5輸出頻率為1024Hz，Q6輸出頻率為512Hz。

Ⅵ 設計數字時鍾電路原理圖

這個電路圖在電子系統設計（好像是第三版）這本書上有的，自己可以去查一下。
其實要是你能搞明白這個電路的所有功能，那你的數電還是OK的！

Ⅶ 如何設計一個帶數字電子鍾的定時器控制邏輯電路

一、設計目的
1. 熟悉集成電路的引腳安排。
2. 掌握各晶元的邏輯功能及使用方法。
3. 了解麵包板結構及其接線方法。
4. 了解數字鍾的組成及工作原理。
5. 熟悉數字鍾的設計與製作。

二、設計要求
1．設計指標時間以24小時為一個周期；顯示時、分、秒；有校時功能，可以分別對時及分進行單獨校時，使其校正到標准時間；計時過程具有報時功能，當時間到達整點前5秒進行蜂鳴報時；為了保證計時的穩定及准確須由晶體振盪器提供表針時間基準信號。
2．設計要求畫出電路原理圖（或模擬電路圖）；元器件及參數選擇；電路模擬與調試；PCB文件生成與列印輸出。
3．製作要求 自行裝配和調試，並能發現問題和解決問題。
4．編寫設計報告 寫出設計與製作的全過程，附上有關資料和圖紙，有心得體會。三、設計原理及其框圖1．數字鍾的構成數字鍾實際上是一個對標准頻率（1HZ）進行計數的計數電路。由於計數的起始時間不可能與標准時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到准確穩定。通常使用石英晶體振盪器電路構成數字鍾。

圖 3-1所示為數字鍾的一般構成框圖。

圖3-1 數字鍾的組成框圖⑴晶體振盪器電路

晶體振盪器電路給數字鍾提供一個頻率穩定準確的32768Hz的方波信號，可保證數字鍾的走時准確及穩定。不管是指針式的電子鍾還是數字顯示的電子鍾都使用了晶體振盪器電路。
⑵分頻器電路 分頻器電路將32768Hz的高頻方波信號經32768（）次分頻後得到1Hz的方波信號供秒計數器進行計數。分頻器實際上也就是計數器。
⑶時間計數器電路 時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器及時個位和時十位計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器，而根據設計要求，時個位和時十位計數器為12進制計數器。
⑷解碼驅動電路
解碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態，並且為保證數碼管正常工作提供足夠的工作電流。

⑸數碼管 數碼管通常有發光二極體（LED）數碼管和液晶（LCD）數碼管，本設計提供的為LED數碼管。

2．數字鍾的工作原理1）晶體振盪器電路晶體振盪器是構成數字式時鍾的核心，它保證了時鍾的走時准確及穩定。圖3-2所示電路通過CMOS非門構成的輸出為方波的數字式晶體振盪電路，這個電路中，CMOS非門U1與晶體、電容和電阻構成晶體振盪器電路，U2實現整形功能，將振盪器輸出的近似於正弦波的波形轉換為較理想的方波。輸出反饋電 阻R1為非門提供偏置，使電路工作於放大區域，即非門的功能近似於一個高增益的反相放大器。電容C1、C2與晶體構成一個諧振型網路，完成對振盪頻率的控制功能，同時提供了一個180度相移，從而和非門構成一個正反饋網路，實現了振盪器的功能。由於晶體具有較高的頻率穩定性及准確性，從而保證了輸出頻率的穩定和准確。晶體XTAL的頻率選為32768HZ。該元件專為數字鍾電路而設計，其頻率較低，有利於減少分頻器級數。從有關手冊中，可查得C1、C2均為30pF。當要求頻率准確度和穩定度更高時，還可接入校正電容並採取溫度補償措施。由於CMOS電路的輸入阻抗極高，因此反饋電阻R1可選為10MΩ。較高的反饋電阻有利於提高振盪頻率的穩定性。非門電路可選74HC00。

圖3-2 COMS晶體振盪器2）分頻器電路通常，數字鍾的晶體振盪器輸出頻率較高，為了得到1Hz的秒信號輸入，需要對振盪器的輸出信號進行分頻。通常實現分頻器的電路是計數器電路，一般採用多級2進制計數器來實現。例如，將32768Hz的振盪信號分頻為1HZ的分頻倍數為32768（215），即實現該分頻功能的計數器相當於15極2進制計數器。常用的2進制計數器有74HC393等。本實驗中採用CD4060來構成分頻電路。CD4060在數字集成電路中可實現的分頻次數最高，而且CD4060還包含振盪電路所需的非門，使用更為方便。CD4060計數為14級2進制計數器，可以將32768HZ的信號分頻為2HZ，其內部框圖如圖3-3所示，從圖中可以看出，CD4060的時鍾輸入端兩個串接的非門，因此可以直接實現振盪和分頻的功能。圖3-3 CD4046內部框圖3）時間計數單元時間計數單元有時計數、分計數和秒計數等幾個部分。時計數單元一般為12進制計數器計數器，其輸出為兩位8421BCD碼形式；分計數和秒計數單元為60進制計數器，其輸出也為8421BCD碼。一般採用10進制計數器74HC390來實現時間計數單元的計數功能。為減少器件使用數量，可選74HC390，其內部邏輯框圖如圖 2.3所示。該器件為雙2—5－10非同步計數器，並且每一計數器均提供一個非同步清零端（高電平有效）。圖3-4 74HC390(1/2)內部邏輯框圖秒個位計數單元為10進制計數器，無需進制轉換，只需將QA與CPB（下降沿有效）相連即可。CPA（下降沒效）與1HZ秒輸入信號相連，Q3可作為向上的進位信號與十位計數單元的CPA相連。秒十位計數單元為6進制計數器，需要進制轉換。將10進制計數器轉換為6進制計數器的電路連接方法如圖3-5所示，其中Q2可作為向上的進位信號與分個位的計數單元的CPA相連。
圖3-5 10進制——6進制計數器轉換電路分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，只不過分個位計數單元的Q3作為向上的進位信號應與分十位計數單元的CPA相連，分十位計數單元的Q2作為向上的進位信號應與時個位計數單元的CPA相連。時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為12進制計數器，不是10的整數倍，因此需將個位和十位計數單元合並為一個整體才能進行12進制轉換。利用1片74HC390實現12進制計數功能的電路如圖3-6所示。另外，圖3-6所示電路中，尚余－2進制計數單元，正好可作為分頻器2HZ輸出信號轉化為1HZ信號之用。圖3-6 12進制計數器電路4）解碼驅動及顯示單元計數器實現了對時間的累計以8421BCD碼形式輸出，選用顯示解碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流，選用CD4511作為顯示解碼電路，選用LED數碼管作為顯示單元電路。5）校時電源電路當重新接通電源或走時出現誤差時都需要對時間進行校正。通常，校正時間的方法是：首先截斷正常的計數通路，然後再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端，校正好後，再轉入正常計時狀態即可。根據要求，數字鍾應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，並採用正常計時信號與校正信號可以隨時切換的電路接入其中。圖3-7所示即為帶有基本RS觸發器的校時電路，圖3-7 帶有消抖動電路的校正電路6）整點報時電路一般時鍾都應具備整點報時電路功能，即在時間出現整點前數秒內，數字鍾會自動報時，以示提醒。其作用方式是發出連續的或有節奏的音頻聲波，較復雜的也可以是實時語音提示。根據要求，電路應在整點前10秒鍾內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。報時電路選74HC30，選蜂鳴器為電聲器件。四、元器件1．實驗中所需的器材5V電源。麵包板1塊。示波器。萬用表。鑷子1把。剪刀1把。網路線2米/人。共陰八段數碼管6個。CD4511集成塊6塊。CD4060集成塊1塊。74HC390集成塊3塊。74HC51集成塊1塊。74HC00集成塊5塊。74HC30集成塊1塊。10MΩ電阻5個。500Ω電阻14個。30p電容2個。32.768k時鍾晶體1個。蜂鳴器。2．晶元內部結構圖及引腳圖
圖4-1 7400 四2輸入與非門 圖4-2 CD4511BCD七段解碼/驅動器圖4-3 CD4060BD 圖4-4 74HC390D圖4-5 74HC51D 圖4-6 74HC303．麵包板內部結構圖
麵包板右邊一列上五組豎的相通，下五組豎的相通，麵包板的左邊上下分四組，每組中X、Y列（0-15相通，16-40相通，41-55相通，ABCDE相通，FGHIJ相通，E和F之間不相通。
五、個功能塊電路圖1． 一個CD4511和一個LED數碼管連接成一個CD4511驅動電路，數碼管可從0---9顯示，以次來檢查數碼管的好壞，見附圖5-1。圖5-1 4511驅動電路2． 利用一個LED數碼管，一塊CD4511，一塊74HC390，一塊74HC00連接成一個十進制計數器，電路在晶振的作用下數碼管從0—9顯示，見附圖5-2。圖5-2 74390十進制計數器3． 利用一個LED數碼管，一塊CD4511，一塊74HC390，一塊74HC00和一個晶振連接成一個六進制計數器，數碼管從0—6顯示，見附圖5-3。圖5-3 74390六進制計數器4． 用一個六進制電路和一個十進制連接成一個六十進制電路，電路可從0—59顯示，見附圖5-4圖5-4 六十進制電路5． 利用兩個六十進制的電路合成一個雙六十進制電路，兩個六十進制之間有進位，見附圖5-5。

圖5-5 雙六十進制電路6． 利用CD4060、電阻及晶振連接成一個分頻——晶振電路，見附圖5-6。圖5-6 分頻—晶振電路7． 利用74HC51D和74HC00及電阻連接成一個校時電路，見附圖5-7。圖5-7 校時電路8． 利用74HC30和蜂鳴器連接成整點報時電路。見附圖5-圖5-8 整點報時電路9． 利用兩個六十進制和一個十二進制連接成一個時、分、秒都會進位的電路總圖，見附圖5-9。