門電路正偏

A. 二極體的與門電路

以二極體實現為例，與門的實現原理為:

如圖：為二極體與門電路，Vcc = 5v，R1 = 3K9, 假設3v及以上代表高電平，0.7及以下代表低電平。下面根據圖中情況具體分析一下：

1. Ua=Ub=0v時，D1，D2正向偏置，兩個二極體均會導通，此時Uy為電位為0.7v.，輸出為低電平

2.當Ua，Ub一高一低時，不妨假設Ua = 3v，Ub = 0v，這時不妨先從D2開始分析，

D2會導通，導通後D2壓降將會被限制在0.7v，那麼D1由於右邊是0.7v左邊是3v所以會反向偏置而截止，因此最後Uo為0.7v低電平輸出，這里也可以從D1開始分析，如果D1導通，那麼Uy應當為3.7v，此時D2將導通，那麼D2導通，壓降又會變回0.7，最終狀態Uo仍然是0.7v.輸出低電平，此時D1馬上截止。

3. Va=Vb=3v，這個情況很好理解， D1，D2都會正偏，Uy被限定在3.7V。

總結(借用個定義)：通常二極體導通之後，如果其陰極電位是不變的，那麼就把它的陽極電位固定在比陰極高0.7V的電位上;如果其陽極電位是不變的，那麼就把它的陰極電位固定在比陽極低0.7V的電位上，人們把導通後二極體的這種作用叫做鉗位。(特別說明:壓差大的二極體先導通，先鉗位，先導通的二極體具有電路控制權)

B. 怎樣判斷門電路邏輯功能是否正常

凡是對脈沖通路上的脈沖起著開關作用的電子線路就叫做門電路，是基本的邏輯電路。門電路可以有一個或多個輸入端，但只有一個輸出端。門電路的各輸入端所加的脈沖信號只有滿足一定的條件時，「門」才打開，即才有脈沖信號輸出。從邏輯學上講，輸入端滿足一定的條件是「原因」，有信號輸出是「結果」，門電路的作用是實現某種因果關系──邏輯關系。所以門電路是一種邏輯電路。基本的邏輯關系有三種：與邏輯、或邏輯、非邏輯。與此相對應，基本的門電路有與門、或門、非門。

門電路（數字電路）與模擬電路（也叫線性電路）工作時最大的區別就是：門電路的輸入輸出信號一般只有兩種狀態（少數情況還有一種三態邏輯電路）不是高電平就是低電平（數字電路中1代表高電平0代表低電平），而模擬電路的輸入輸出則是連續而復雜變化的電信號。



判斷邏輯門電路是好是壞的方法主要有兩種，第一種是用萬用表的阻值判斷法，第二種是電壓測量法

一、阻值判斷法：

把萬用表定位到二極體檔，用正表筆接邏輯門電路的（GND）地線（一般14引腳的門電路為7腳），負表筆點擊門電路其他引腳，都應有480左右數值為正常，若出現明顯偏小或者為「0」數值說明門電路短路損壞；若數值很大或者無窮大則說明門電路斷路損壞。

新手注意：測量值必須在斷電情況下測試。

二、電壓測量法：

給主板加電，通過人為干擾（比如給某個輸入腳，人為輸入一個高電平或者低電平），然後用萬用表測量輸入腳與輸出腳電壓，若測得的結果與被測門電路邏輯關系相符，則說明此門電路為正常的；若結果與邏輯關系不符則說明門電路以及損壞了。

C. 二極體與門電路原理

1.根據這個圖和真值表，A或B任一為高電位時，二極體不一定會截止。
（1）UA=0，UB=3V時，由於D1導通，F點電壓為二極體導通電壓0.7V，這時F電壓低於B，D2反偏，所以D2截止。
（2）UA=3V，UB=0時，和上面相反，D1截止，D2導通。
（3）UA=3V，UB=3V時，如果兩個二極體參數完全一致，就不會有截止的二極體了，電流從ECC通過R分別流向A點和B點，兩個二極體同時導通，F點電壓為3V+二極體導通電壓0.7V，是3.7V。
所以只有當A和B的電壓不同時，才會導致一個二極體將另一個二極體旁路，使其截止。

2.通過真值表看出，是A,B任一是低電位，輸出才是0.7V，所以2的結論是錯誤的。
上面（1）和（2）已經分析了兩種情況，只剩兩個輸入都為0的情況。輸入都為0時，兩個二極體同時導通，F點電壓為A或B的電壓0加上二極體導通壓降0.7V，故輸出0.7V。

這種電路只要算出各點電位，根據二極體的導通條件判斷即可。A=0，B=3時，由於ECC電位最高，二極體至少有一個導通，如果假設D2導通，那麼F點電位就是3.7V，但這樣的話D1也正偏，但和D1的導通壓降0.7V不符，所以這種情況是不會成立的，所以只能是D1導通，這樣推出的F點為0.7V和D2反偏的結論。

你說的B比A高推出D2反偏的結論和我說的結論不也是一樣的么，具體分析過程可以有很多種，但結論一樣都沒有問題。

D. 門電路工作原理

第五節 CMOS邏輯門電路
http://www.fjtu.com.cn/fjnu/courseware/0321/course/_source/web/lesson/char2/j6.htm 看看把

CMOS邏輯門電路是在TTL電路問世之後 ，所開發出的第二種廣泛應用的數字集成器件，從發展趨勢來看，由於製造工藝的改進，CMOS電路的性能有可能超越TTL而成為佔主導地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠優於TTL。此外，幾乎所有的超大規模存儲器件 ，以及PLD器件都採用CMOS藝製造，且費用較低。
早期生產的CMOS門電路為4000系列 ，隨後發展為4000B系列。當前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器，然後介紹其他CMO邏輯門電路。

MOS管結構圖

MOS管主要參數：

1.開啟電壓VT
·開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導電溝道所需的柵極電壓；
·標準的N溝道MOS管，VT約為3～6V；
·通過工藝上的改進，可以使MOS管的VT值降到2～3V。

2. 直流輸入電阻RGS
·即在柵源極之間加的電壓與柵極電流之比
·這一特性有時以流過柵極的柵流表示
·MOS管的RGS可以很容易地超過1010Ω。

3. 漏源擊穿電壓BVDS
·在VGS=0（增強型）的條件下 ，在增加漏源電壓過程中使ID開始劇增時的VDS稱為漏源擊穿電壓BVDS
·ID劇增的原因有下列兩個方面：
（1）漏極附近耗盡層的雪崩擊穿
（2）漏源極間的穿通擊穿
·有些MOS管中，其溝道長度較短，不斷增加VDS會使漏區的耗盡層一直擴展到源區，使溝道長度為零，即產生漏源間的穿通，穿通後
，源區中的多數載流子，將直接受耗盡層電場的吸引，到達漏區，產生大的ID

4. 柵源擊穿電壓BVGS
·在增加柵源電壓過程中，使柵極電流IG由零開始劇增時的VGS，稱為柵源擊穿電壓BVGS。

5. 低頻跨導gm
·在VDS為某一固定數值的條件下 ，漏極電流的微變數和引起這個變化的柵源電壓微變數之比稱為跨導
·gm反映了柵源電壓對漏極電流的控制能力
·是表徵MOS管放大能力的一個重要參數
·一般在十分之幾至幾mA/V的范圍內

6. 導通電阻RON
·導通電阻RON說明了VDS對ID的影響 ，是漏極特性某一點切線的斜率的倒數
·在飽和區，ID幾乎不隨VDS改變，RON的數值很大 ，一般在幾十千歐到幾百千歐之間
·由於在數字電路中 ，MOS管導通時經常工作在VDS=0的狀態下，所以這時的導通電阻RON可用原點的RON來近似
·對一般的MOS管而言，RON的數值在幾百歐以內

7. 極間電容
·三個電極之間都存在著極間電容：柵源電容CGS 、柵漏電容CGD和漏源電容CDS
·CGS和CGD約為1～3pF
·CDS約在0.1～1pF之間

8. 低頻雜訊系數NF
·雜訊是由管子內部載流子運動的不規則性所引起的
·由於它的存在，就使一個放大器即便在沒有信號輸人時，在輸 出端也出現不規則的電壓或電流變化
·雜訊性能的大小通常用雜訊系數NF來表示，它的單位為分貝（dB）
·這個數值越小，代表管子所產生的雜訊越小
·低頻雜訊系數是在低頻范圍內測出的雜訊系數
·場效應管的雜訊系數約為幾個分貝，它比雙極性三極體的要小

一、CMOS反相器

由本書模擬部分已知，MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路。
下圖表示CMOS反相器電路，由兩只增強型MOSFET組成，其中一個為N溝道結構，另一個為P溝道結構。為了電路能正常工作，要求電源電壓VDD大於兩個管子的開啟電壓的絕對值之和，即
VDD＞(VTN＋|VTP|) 。

1.工作原理

首先考慮兩種極限情況：當vI處於邏輯0時 ，相應的電壓近似為0V；而當vI處於邏輯1時，相應的電壓近似為VDD。假設在兩種情況下N溝道管 TN為工作管P溝道管TP為負載管。但是，由於電路是互補對稱的，這種假設可以是任意的，相反的情況亦將導致相同的結果。
下圖分析了當vI=VDD時的工作情況。在TN的輸出特性iD—vDS（vGSN＝VDD）(注意vDSN=vO)上 ，疊加一條負載線，它是負載管TP在 vSGP=0V時的輸出特性iD－vSD。由於vSGP＜VT（VTN=|VTP|=VT），負載曲線幾乎是一條與橫軸重合的水平線。兩條曲線的交點即工作點。顯然，這時的輸出電壓vOL≈0V（典型值＜10mV ，而通過兩管的電流接近於零。這就是說，電路的功耗很小（微瓦量級）

下圖分析了另一種極限情況，此時對應於vI＝0V。此時工作管TN在vGSN＝0的情況下運用，其輸出特性iD－vDS幾乎與橫軸重合 ，負載曲線是負載管TP在vsGP＝VDD時的輸出特性iD－vDS。由圖可知，工作點決定了VO＝VOH≈VDD；通過兩器件的電流接近零值 。可見上述兩種極限情況下的功耗都很低。

由此可知，基本CMOS反相器近似於一理想的邏輯單元，其輸出電壓接近於零或+VDD，而功耗幾乎為零。

2.傳輸特性

下圖為CMOS反相器的傳輸特性圖。圖中VDD=10V，VTN=|VTP|=VT=
2V。由於 VDD＞（VTN＋|VTP|），因此，當VDD-|VTP|>vI>VTN 時,TN和TP兩管同時導通。考慮到電路是互補對稱的，一器件可將另一器件視為它的漏極負載。還應注意到，器件在放大區（飽和區）呈現恆流特性，兩器件之一可當作高阻值的負載。因此，在過渡區域，傳輸特性變化比較急劇。兩管在VI=VDD/2處轉換狀態。

3.工作速度

CMOS反相器在電容負載情況下，它的開通時間與關閉時間是相等的，這是因為電路具有互補對稱的性質。下圖表示當vI=0V時 ，TN截止，TP導通，由VDD通過TP向負載電容CL充電的情況。由於CMOS反相器中，兩管的gm值均設計得較大，其導通電阻較小，充電迴路的時間常數較小。類似地，亦可分析電容CL的放電過程。CMOS反相器的平均傳輸延遲時間約為10ns。

二、CMOS門電路

1.與非門電路

下圖是2輸入端CMOS與非門電路，其中包括兩個串聯的N溝道增強型MOS管和兩個並聯的P溝道增強型MOS管。每個輸入端連到一個N溝道和一個P溝道MOS管的柵極。當輸入端A、B中只要有一個為低電平時，就會使與它相連的NMOS管截止，與它相連的PMOS管導通，輸出為高電平；僅當A、B全為高電平時，才會使兩個串聯的NMOS管都導通，使兩個並聯的PMOS管都截止，輸出為低電平。

因此，這種電路具有與非的邏輯功能，即
n個輸入端的與非門必須有n個NMOS管串聯和n個PMOS管並聯。

2.或非門電路

下圖是2輸入端CMOS或非門電路。其中包括兩個並聯的N溝道增強型MOS管和兩個串聯的P溝道增強型MOS管。

當輸入端A、B中只要有一個為高電平時，就會使與它相連的NMOS管導通，與它相連的PMOS管截止，輸出為低電平；僅當A、B全為低電平時，兩個並聯NMOS管都截止，兩個串聯的PMOS管都導通，輸出為高電平。
因此，這種電路具有或非的邏輯功能，其邏輯表達式為

顯然，n個輸入端的或非門必須有n個NMOS管並聯和n個PMOS管並聯。
比較CMOS與非門和或非門可知，與非門的工作管是彼此串聯的，其輸出電壓隨管子個數的增加而增加；或非門則相反，工作管彼此並聯，對輸出電壓不致有明顯的影響。因而或非門用得較多。

3.異或門電路

上圖為CMOS異或門電路。它由一級或非門和一級與或非門組成。或非門的輸出。而與或非門的輸出L即為輸入A、B的異或

如在異或門的後面增加一級反相器就構成異或非門，由於具有的功能，因而稱為同或門。異成門和同或門的邏輯符號如下圖所示。

三、BiCMOS門電路

雙極型CMOS或BiCMOS的特點在於，利用了雙極型器件的速度快和MOSFET的功耗低兩方面的優勢，因而這種邏輯門電路受到用戶的重視
。

1.BiCMOS反相器

上圖表示基本的BiCMOS反相器電路，為了清楚起見，MOSFET用符號M表示BJT用T表示。T1和T2構成推拉式輸出級。而Mp、MN、M1、M2所組成的輸入級與基本的CMOS反相器很相似。輸入信號vI同時作用於MP和MN的柵極。當vI為高電壓時MN導通而MP截止；而當vI為低電壓時,情況則相反，Mp導通，MN截止。當輸出端接有同類BiCMOS門電路時，輸出級能提供足夠大的電流為電容性負載充電。同理，已充電的電容負載也能迅速地通過T2放電。
上述電路中T1和T2的基區存儲電荷亦可通過M1和M2釋放，以加快
電路的開關速度。當vI為高電壓時M1導通，T1基區的存儲電荷迅速消散。這種作用與TTL門電路的輸入級中T1類似。同理 ，當vI為低電壓時，電源電壓VDD通過MP以激勵M2使M2導通，顯然T2基區的存儲電荷通過M2而消散。可見，門電路的開關速度可得到改善。

2.BiCMOS門電路

根據前述的CMOS門電路的結構和工作原理，同樣可以用BiCMOS技術實現或非門和與非門。如果要實現或非邏輯關系，輸入信號用來驅動並聯的N溝道MOSFET，而P溝道MOSFET則彼此串聯。正如下圖所示的
2輸入端或非門。

當A和B均為低電平時，則兩個MOSFET MPA和MPB均導通，T1導通而MNA和MNB均截止，輸出L為高電平。與此同時，M1通過MPA和MpB被VDD所激勵，從而為T2的基區存儲電荷提供一條釋放通路。
另一方面，當兩輸入端A和B中之一為高電平時 ，則MpA和MpB的通路被斷開，並且MNA或MNB導通，將使輸出端為低電平。同時，M1A或M1B為T1的基極存儲電荷提供一條釋放道路。因此 ，只要有一個輸入端接高電平，輸出即為低電平。

四、CMOS傳輸門

MOSFET的輸出特性在原點附近呈線性對稱關系，因而它們常用作模擬開關。模擬開關廣泛地用於取樣——保持電路、斬波電路、模數和數模轉換電路等。下面著重介紹CMOS傳輸門。

所謂傳輸門（TG）就是一種傳輸模擬信號的模擬開關。CMOS傳輸門由一個P溝道和一個N溝道增強型MOSFET並聯而成，如上圖所示。TP和TN是結構對稱的器件，它們的漏極和源極是可互換的。設它們的開啟電壓|VT|=2V且輸入模擬信號的變化范圍為-5V到+5V 。為使襯底與漏源極之間的PN結任何時刻都不致正偏 ，故TP的襯底接+5V電壓，而TN的襯底接-5V電壓 。兩管的柵極由互補的信號電壓（+5V和-5V）來控制，分別用C和表示。
傳輸門的工作情況如下：當C端接低電壓-5V時TN的柵壓即為-5V，vI取-5V到+5V范圍內的任意值時，TN均不導通。同時,TP的柵壓為+5V
，TP亦不導通。可見，當C端接低電壓時，開關是斷開的。
為使開關接通，可將C端接高電壓+5V。此時TN的柵壓為+5V ，vI在-5V到+3V的范圍內，TN導通。同時TP的棚壓為-5V ，vI在-3V到+5V的范圍內TP將導通。
由上分析可知，當vI＜-3V時，僅有TN導通，而當vI＞+3V時，僅有TP導通當vI在-3V到+3V的范圍內，TN和TP兩管均導通。進一步分析
還可看到，一管導通的程度愈深，另一管的導通程度則相應地減小。換句話說，當一管的導通電阻減小，則另一管的導通電阻就增加。由於兩管系並聯運行，可近似地認為開關的導通電阻近似為一常數。這是CMOS傳輸出門的優點。
在正常工作時，模擬開關的導通電阻值約為數百歐，當它與輸入阻抗為兆歐級的運放串接時，可以忽略不計。
CMOS傳輸門除了作為傳輸模擬信號的開關之外，也可作為各種邏輯電路的基本單元電路。

E. TTL電路原理是怎麼工作的

ttl集成邏輯門電路的輸入和輸出結構均採用半導體三極體，所以稱晶體管—晶專體管邏輯門電路，簡稱屬ttl電路。ttl電路的基本環節是反相器。
當輸入高電平時，
ui=3.6v，
vt1處於倒置工作狀態，
集電結正偏，發射結反偏，
ub1=0.7v×3=2.1v，
vt2和vt4飽和，
輸出為低電平uo=0.3v。
當輸入低電平時，
ui=0.3v，
vt1發射結導通，ub1=0.3v+0.7v=1v，
vt2和vt4均截止，
vt3和vd導通。
輸出高電平
uo
=vcc
-ube3-ud
≈5v-0.7v-0.7v=3.6v採用推拉式輸出級利於提高開關速度和負載能力
vt3組成射極輸出器，優點是既能提高開關速度，又能提高負載能力。
當輸入高電平時，vt4飽和，ub3=uc2=0.3v+0.7v=1v，vt3和vd截止，vt4的集電極電流可以全部用來驅動負載。
當輸入低電平時，vt4截止，vt3導通(為射極輸出器)，其輸出電阻很小，帶負載能力很強。
可見，無論輸入如何，vt3和vt4總是一管導通而另一管截止。
這種推拉式工作方式，帶負載能力很強。

F. 什麼是正向偏置電壓

偏置電壓是指晶體管放大電路中使晶體管處於放大狀態時，基極-射極之間集電極-基極之間應該設置的電壓。因為要使晶體管處於放大狀態，其基極-射極之間的pn結應該正偏，集電極-基極之間的pn應該反偏、 因此，設置晶體管基射結正偏，集基結反偏，是晶體管工作在放大狀態的電路，簡稱為偏置電路。 直流偏置電壓是指晶體管放大電路中使晶體管處於放大狀態時，基極-射極之間及集電極-基極之間應該設置的電壓。 因為要使晶體管處於放大狀態，其基極-射極之間的PN結應該正偏，集電極-基極之間的PN結應該反偏。因此，設置晶體管基射結正偏、集基結反偏，使晶體管工作在放大狀態的電路，簡稱為偏置電路（可以理解為設置正反偏的電路）。而使晶體管工作在放大狀態的關鍵是其基極電壓，因此，基極電壓又稱為偏置電壓。又由於使晶體管工作在放大狀態的電壓設置是由其沒有信號時直流電源提供的。 因此，晶體管的直流偏置電壓可以這么定義：晶體管未加信號時，其基極與發射極之間所加的直流電壓稱為晶體管的直流偏置電壓。 運放的偏置電壓，偏置電流 運放是集成在一個晶元上的晶體管放大器, 偏置電流 bias current 就是第一級放大器輸入晶體管的基極直流電流. 這個電流保證放大器工作在線性范圍, 為放大器提供直流工作點. 因為運算放大器要求盡可能寬的共模輸入電壓范圍, 而且都是直接耦合的, 不可能在晶元上集成提供偏置電流的電流源. 所以都設計成基極開路的, 由外電路提供電流. 因為第一級偏置電流的數值都很小, uA 到 nA 數量級, 所以一般運算電路的輸入電阻和反饋電阻就可以提供這個電流了. 而運放的偏置電流值也限制了輸入電阻和反饋電阻數值不可以過大, 使其在電阻上的壓降與運算電壓可比而影響了運算精度. 或者不能提供足夠的偏置電流, 使放大器不能穩定的工作在線性范圍. 如果設計要求一定要用大數值的反饋電阻和輸入電阻, 可以考慮用 J-FET 輸入的運放. 因為 J-FET 是電壓控制器件, 其輸入偏置電流參數是指輸入 PN 結的反向漏電流, 數值應在 pA 數量級. 同樣是電壓控制的還有 MOSFET 器件, 可以提供更小的輸入漏電流. 另外一個有關的運放參數是輸入失調電流 offset current, 是指兩個差分輸入端偏置電流的誤差, 在設計電路中也應考慮. 直流偏置電壓是指晶體管放大電路中使晶體管處於放大狀態時，基極-射極之間及集電極-基極之間應該設置的電壓。 因為要使晶體管處於放大狀態，其基極-射極之間的PN結應該正偏，集電極-基極之間的PN結應該反偏。因此，設置晶體管基射結正偏、集基結反偏，使晶體管工作在放大狀態的電路，簡稱為偏置電路（可以理解為設置正反偏的電路）。而使晶體管工作在放大狀態的關鍵是其基極電壓，因此，基極電壓又稱為偏置電壓。又由於使晶體管工作在放大狀態的電壓設置是由其沒有信號時直流電源提供的。 因此，晶體管的直流偏置電壓可以這么定義：晶體管未加信號時，其基極與發射極之間所加的直流電壓稱為晶體管的直流偏置電壓。 p=ui=Cu(/dt),i=(dq/dt)=c*(/dt)中的d表示微分，/dt是表示電壓u對時t的微分，可以理解為時間「 微小」變化時，電壓的「微小」的變化量。由於流過電容器的電流與其兩端的電壓有關。且電容器充放電時，其兩端的電壓是不斷變化的。所以，流過電容器的電流等於單位時間（微小）內電容器兩端累積的電荷q的變化量，表示為i=(dq/dt)。而且電容器兩端累積的電荷q的變化量又反應了其兩端的電壓變化量：q=C。因此有：i=(dq/dt)=c*(/dt)。 這里用到的d是微分運算元，在高等數學中有介紹。未學高等數學時可以不管它，理解為「微小的變化量」就可以了。

G. 請問二極體與門電路的原理

晶體二極體為一個由p型半導體和n型半導體形成的pn結，在其界面處兩側形成空間電荷層，並建有自建電場。

當不存在外加電壓時，由於pn結兩邊載流子濃度差引起的擴散電流和自建電場引起的漂移電流相等而處於電平衡狀態。當外界有正向電壓偏置時，外界電場和自建電場的互相抑消作用使載流子的擴散電流增加引起了正向電流。

門電路幾乎可以組成數字電路裡面任何一種復雜的功能電路，包括類似於加法、乘法的運算電路，或者寄存器等具有存儲功能的電路，以及各種自由的控制邏輯電路，都是由基本的門電路組合而成的。

(7)門電路正偏擴展閱讀：

二極體的應用：

（1）電子用品中的應用

發光二極體在電子用品中一般用作屏背光源或作顯示、照明應用。從大型的液晶電視、電腦顯示屏到媒體播放器MP3、MP4以及手機等的顯示屏都將發光二極體用作屏背光源。

（2）汽車以及大型機械中的應用

發光二極體在汽車以及大型機械中得到廣泛應用。汽車以及大型機械設備中的方向燈、車內照明、機械設備儀表照明、大前燈、轉向燈、剎車燈、尾燈等都運用了發光二極體。主要是因為發光二極體的響應快、使用壽命長（一般發光二極體的壽命比汽車以及大型機械壽命長）。

（3）煤礦中的應用

由於發光二極體較普通發光器件具有效率高、能耗小、壽命長、光度強等特點，因此礦工燈以及井下照明等設備使用了發光二極體。雖然還未完全普及，但在不久將得到普遍應用，發光二極體將在煤礦應用中取代普通發光器件。

H. 門電路詳細解說與用途

第五節 CMOS邏輯門電路
http://www.fjtu.com.cn/fjnu/courseware/0321/course/_source/web/lesson/char2/j6.htm 看看把

CMOS邏輯門電路是在TTL電路問世之後 ，所開發出的第二種廣泛應用的數字集成器件，從發展趨勢來看，由於製造工藝的改進，CMOS電路的性能有可能超越TTL而成為佔主導地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠優於TTL。此外，幾乎所有的超大規模存儲器件 ，以及PLD器件都採用CMOS藝製造，且費用較低。
早期生產的CMOS門電路為4000系列 ，隨後發展為4000B系列。當前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器，然後介紹其他CMO邏輯門電路。

MOS管結構圖

MOS管主要參數：

1.開啟電壓VT
·開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導電溝道所需的柵極電壓；
·標準的N溝道MOS管，VT約為3～6V；
·通過工藝上的改進，可以使MOS管的VT值降到2～3V。

2. 直流輸入電阻RGS
·即在柵源極之間加的電壓與柵極電流之比
·這一特性有時以流過柵極的柵流表示
·MOS管的RGS可以很容易地超過1010Ω。

3. 漏源擊穿電壓BVDS
·在VGS=0（增強型）的條件下 ，在增加漏源電壓過程中使ID開始劇增時的VDS稱為漏源擊穿電壓BVDS
·ID劇增的原因有下列兩個方面：
（1）漏極附近耗盡層的雪崩擊穿
（2）漏源極間的穿通擊穿
·有些MOS管中，其溝道長度較短，不斷增加VDS會使漏區的耗盡層一直擴展到源區，使溝道長度為零，即產生漏源間的穿通，穿通後
，源區中的多數載流子，將直接受耗盡層電場的吸引，到達漏區，產生大的ID

4. 柵源擊穿電壓BVGS
·在增加柵源電壓過程中，使柵極電流IG由零開始劇增時的VGS，稱為柵源擊穿電壓BVGS。

5. 低頻跨導gm
·在VDS為某一固定數值的條件下 ，漏極電流的微變數和引起這個變化的柵源電壓微變數之比稱為跨導
·gm反映了柵源電壓對漏極電流的控制能力
·是表徵MOS管放大能力的一個重要參數
·一般在十分之幾至幾mA/V的范圍內

6. 導通電阻RON
·導通電阻RON說明了VDS對ID的影響 ，是漏極特性某一點切線的斜率的倒數
·在飽和區，ID幾乎不隨VDS改變，RON的數值很大 ，一般在幾十千歐到幾百千歐之間
·由於在數字電路中 ，MOS管導通時經常工作在VDS=0的狀態下，所以這時的導通電阻RON可用原點的RON來近似
·對一般的MOS管而言，RON的數值在幾百歐以內

7. 極間電容
·三個電極之間都存在著極間電容：柵源電容CGS 、柵漏電容CGD和漏源電容CDS
·CGS和CGD約為1～3pF
·CDS約在0.1～1pF之間

8. 低頻雜訊系數NF
·雜訊是由管子內部載流子運動的不規則性所引起的
·由於它的存在，就使一個放大器即便在沒有信號輸人時，在輸 出端也出現不規則的電壓或電流變化
·雜訊性能的大小通常用雜訊系數NF來表示，它的單位為分貝（dB）
·這個數值越小，代表管子所產生的雜訊越小
·低頻雜訊系數是在低頻范圍內測出的雜訊系數
·場效應管的雜訊系數約為幾個分貝，它比雙極性三極體的要小

一、CMOS反相器

由本書模擬部分已知，MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路。
下圖表示CMOS反相器電路，由兩只增強型MOSFET組成，其中一個為N溝道結構，另一個為P溝道結構。為了電路能正常工作，要求電源電壓VDD大於兩個管子的開啟電壓的絕對值之和，即
VDD＞(VTN＋|VTP|) 。

1.工作原理

首先考慮兩種極限情況：當vI處於邏輯0時 ，相應的電壓近似為0V；而當vI處於邏輯1時，相應的電壓近似為VDD。假設在兩種情況下N溝道管 TN為工作管P溝道管TP為負載管。但是，由於電路是互補對稱的，這種假設可以是任意的，相反的情況亦將導致相同的結果。
下圖分析了當vI=VDD時的工作情況。在TN的輸出特性iD—vDS（vGSN＝VDD）(注意vDSN=vO)上 ，疊加一條負載線，它是負載管TP在 vSGP=0V時的輸出特性iD－vSD。由於vSGP＜VT（VTN=|VTP|=VT），負載曲線幾乎是一條與橫軸重合的水平線。兩條曲線的交點即工作點。顯然，這時的輸出電壓vOL≈0V（典型值＜10mV ，而通過兩管的電流接近於零。這就是說，電路的功耗很小（微瓦量級）

下圖分析了另一種極限情況，此時對應於vI＝0V。此時工作管TN在vGSN＝0的情況下運用，其輸出特性iD－vDS幾乎與橫軸重合 ，負載曲線是負載管TP在vsGP＝VDD時的輸出特性iD－vDS。由圖可知，工作點決定了VO＝VOH≈VDD；通過兩器件的電流接近零值 。可見上述兩種極限情況下的功耗都很低。

由此可知，基本CMOS反相器近似於一理想的邏輯單元，其輸出電壓接近於零或+VDD，而功耗幾乎為零。

2.傳輸特性

下圖為CMOS反相器的傳輸特性圖。圖中VDD=10V，VTN=|VTP|=VT=
2V。由於 VDD＞（VTN＋|VTP|），因此，當VDD-|VTP|>vI>VTN 時,TN和TP兩管同時導通。考慮到電路是互補對稱的，一器件可將另一器件視為它的漏極負載。還應注意到，器件在放大區（飽和區）呈現恆流特性，兩器件之一可當作高阻值的負載。因此，在過渡區域，傳輸特性變化比較急劇。兩管在VI=VDD/2處轉換狀態。

3.工作速度

CMOS反相器在電容負載情況下，它的開通時間與關閉時間是相等的，這是因為電路具有互補對稱的性質。下圖表示當vI=0V時 ，TN截止，TP導通，由VDD通過TP向負載電容CL充電的情況。由於CMOS反相器中，兩管的gm值均設計得較大，其導通電阻較小，充電迴路的時間常數較小。類似地，亦可分析電容CL的放電過程。CMOS反相器的平均傳輸延遲時間約為10ns。

二、CMOS門電路

1.與非門電路

下圖是2輸入端CMOS與非門電路，其中包括兩個串聯的N溝道增強型MOS管和兩個並聯的P溝道增強型MOS管。每個輸入端連到一個N溝道和一個P溝道MOS管的柵極。當輸入端A、B中只要有一個為低電平時，就會使與它相連的NMOS管截止，與它相連的PMOS管導通，輸出為高電平；僅當A、B全為高電平時，才會使兩個串聯的NMOS管都導通，使兩個並聯的PMOS管都截止，輸出為低電平。

因此，這種電路具有與非的邏輯功能，即
n個輸入端的與非門必須有n個NMOS管串聯和n個PMOS管並聯。

2.或非門電路

下圖是2輸入端CMOS或非門電路。其中包括兩個並聯的N溝道增強型MOS管和兩個串聯的P溝道增強型MOS管。

當輸入端A、B中只要有一個為高電平時，就會使與它相連的NMOS管導通，與它相連的PMOS管截止，輸出為低電平；僅當A、B全為低電平時，兩個並聯NMOS管都截止，兩個串聯的PMOS管都導通，輸出為高電平。
因此，這種電路具有或非的邏輯功能，其邏輯表達式為

顯然，n個輸入端的或非門必須有n個NMOS管並聯和n個PMOS管並聯。
比較CMOS與非門和或非門可知，與非門的工作管是彼此串聯的，其輸出電壓隨管子個數的增加而增加；或非門則相反，工作管彼此並聯，對輸出電壓不致有明顯的影響。因而或非門用得較多。

3.異或門電路

上圖為CMOS異或門電路。它由一級或非門和一級與或非門組成。或非門的輸出。而與或非門的輸出L即為輸入A、B的異或

如在異或門的後面增加一級反相器就構成異或非門，由於具有的功能，因而稱為同或門。異成門和同或門的邏輯符號如下圖所示。

三、BiCMOS門電路

雙極型CMOS或BiCMOS的特點在於，利用了雙極型器件的速度快和MOSFET的功耗低兩方面的優勢，因而這種邏輯門電路受到用戶的重視
。

1.BiCMOS反相器

上圖表示基本的BiCMOS反相器電路，為了清楚起見，MOSFET用符號M表示BJT用T表示。T1和T2構成推拉式輸出級。而Mp、MN、M1、M2所組成的輸入級與基本的CMOS反相器很相似。輸入信號vI同時作用於MP和MN的柵極。當vI為高電壓時MN導通而MP截止；而當vI為低電壓時,情況則相反，Mp導通，MN截止。當輸出端接有同類BiCMOS門電路時，輸出級能提供足夠大的電流為電容性負載充電。同理，已充電的電容負載也能迅速地通過T2放電。
上述電路中T1和T2的基區存儲電荷亦可通過M1和M2釋放，以加快
電路的開關速度。當vI為高電壓時M1導通，T1基區的存儲電荷迅速消散。這種作用與TTL門電路的輸入級中T1類似。同理 ，當vI為低電壓時，電源電壓VDD通過MP以激勵M2使M2導通，顯然T2基區的存儲電荷通過M2而消散。可見，門電路的開關速度可得到改善。

2.BiCMOS門電路

根據前述的CMOS門電路的結構和工作原理，同樣可以用BiCMOS技術實現或非門和與非門。如果要實現或非邏輯關系，輸入信號用來驅動並聯的N溝道MOSFET，而P溝道MOSFET則彼此串聯。正如下圖所示的
2輸入端或非門。

當A和B均為低電平時，則兩個MOSFET MPA和MPB均導通，T1導通而MNA和MNB均截止，輸出L為高電平。與此同時，M1通過MPA和MpB被VDD所激勵，從而為T2的基區存儲電荷提供一條釋放通路。
另一方面，當兩輸入端A和B中之一為高電平時 ，則MpA和MpB的通路被斷開，並且MNA或MNB導通，將使輸出端為低電平。同時，M1A或M1B為T1的基極存儲電荷提供一條釋放道路。因此 ，只要有一個輸入端接高電平，輸出即為低電平。

四、CMOS傳輸門

MOSFET的輸出特性在原點附近呈線性對稱關系，因而它們常用作模擬開關。模擬開關廣泛地用於取樣——保持電路、斬波電路、模數和數模轉換電路等。下面著重介紹CMOS傳輸門。

所謂傳輸門（TG）就是一種傳輸模擬信號的模擬開關。CMOS傳輸門由一個P溝道和一個N溝道增強型MOSFET並聯而成，如上圖所示。TP和TN是結構對稱的器件，它們的漏極和源極是可互換的。設它們的開啟電壓|VT|=2V且輸入模擬信號的變化范圍為-5V到+5V 。為使襯底與漏源極之間的PN結任何時刻都不致正偏 ，故TP的襯底接+5V電壓，而TN的襯底接-5V電壓 。兩管的柵極由互補的信號電壓（+5V和-5V）來控制，分別用C和表示。
傳輸門的工作情況如下：當C端接低電壓-5V時TN的柵壓即為-5V，vI取-5V到+5V范圍內的任意值時，TN均不導通。同時,TP的柵壓為+5V
，TP亦不導通。可見，當C端接低電壓時，開關是斷開的。
為使開關接通，可將C端接高電壓+5V。此時TN的柵壓為+5V ，vI在-5V到+3V的范圍內，TN導通。同時TP的棚壓為-5V ，vI在-3V到+5V的范圍內TP將導通。
由上分析可知，當vI＜-3V時，僅有TN導通，而當vI＞+3V時，僅有TP導通當vI在-3V到+3V的范圍內，TN和TP兩管均導通。進一步分析
還可看到，一管導通的程度愈深，另一管的導通程度則相應地減小。換句話說，當一管的導通電阻減小，則另一管的導通電阻就增加。由於兩管系並聯運行，可近似地認為開關的導通電阻近似為一常數。這是CMOS傳輸出門的優點。
在正常工作時，模擬開關的導通電阻值約為數百歐，當它與輸入阻抗為兆歐級的運放串接時，可以忽略不計。
CMOS傳輸門除了作為傳輸模擬信號的開關之外，也可作為各種邏輯電路的基本單元電路。