㈠ 誰能發個電腦主板的電路或講解下電腦電路
一、電腦板的組成簡介
游戲電腦板（或稱節目板）盡管種類繁多，但其內部都是由中央處理器、圖像處理器ppu、聲音處理單元、i／o介面電路、程序、數據、存貯器ram／rom等部分組成。電腦板其實就是一種特殊用途的計算機。
中央處理器cpu在通電後清零復位就開始工格，它首先從只讀存貯器rom中讀出電腦板的特定程序，並按已因化的程序逐個調出其部分內容。此步在計算機中構成硬碟中內存的菜單顯示，供使用者了解內存的資料菜單，還通過匯流排將數據和地址碼送往ppu和聲道處理單無，將數據碼和地址碼變成相關的圖像信號和伴音信號。當操縱面板指令輸入，通過i／o接品向cpu發出指令，使其按每個指令通過匯流排支持ram，ppu等系統，調出相關的圖像和聲音信息。
cpu的處理信息能力與電腦板內存貯單元的容量是相等配置的。存貯器存貯的內容多少與貯單元多少計算的。通常，稱一個存貯單元存貯的內容為一個「字」，而一個包涵的二進制的位數稱為「字長」。很明顯，字長越多，其信息的精度越高，對游戲機來說圖像的象素也越多，看起來越清晰。一般機型8位和16位，但光碟機的內存已達32位以上。
一個存貯器由千萬貯單元組成。存貯單元的多少表示存貯的容量，通常以k單位（1k為210，即1024個存貯單元）。一般存貯器有128k、256k，但有的為4m以上（1m＝1000k）。對1m的存貯器來說，它具有1000＊1024個存貯單元。存貯器的指揮者中央處理器cpu與存貯器的配置相適應，有8位和16位之分。
二、街機常用cpu的簡介為了組成不同的節目板，使用不同容量的存貯器和中央處理器。隨著處理信息量的不同，大型游戲機有的使用一隻cpu，有的使用兩只cpu。單cpu電腦板，常用z80a、6502、8080等8位cpu。雙cpu電腦板，常用8位的z80和16位的mc68000組成。
1．z80型cpu的各腳功能
z80的內部由以下部分組成：
其1－5腳為a11－a15地址匯流排，30－40腳為a0－a10地址匯流排。這16隻構成三態輸出16位地址匯流排。
第14、15、12、8、7、9、10、13依順序構成d0－d7三態輸入／輸出數據匯流排。
第6時鍾脈沖輸入端（clk）。輸入周期t為25us（即頻率為4hmz）的時鍾脈沖。
第11腳vcc，要求＋5v＋－o．25v，負載電流為9o－2ooma。
第16腳為「中斷」指令輸入端（ini）。當由i／o介面電路送入低電平指令時，在現行指令結束時cpu響中斷。
第17腳不受馮前令控制的中斷輸入控制（nmi）。它與第16腳不同的是，無論內部觸發器處理於何種狀態，只要輸入中斷脈沖指令，在脈沖下降沿立即中斷。cpu將中斷前的內容予以存貯，一旦復位返回原程序。
第18腳暫控制端（halt）。由軟體發出低電平指令cpu執行空操作指令，以等待再次接受操作指令。
第19腳三態輸出的存貯器地址線保持端（mreq）。低電平有效。其輸出地址匯流排上保持一個同或寫入的地址碼。
第2o腳三態輸出端（iorq）。當cpu處中斷狀態時，此腳輸出低電平，使地址匯流排低8位保持有i／o讀或寫有的效地址碼。
第21腳三態讀出設定端（rd），低電平在效。低電平使cpu從存貯器或i／o介面電路讀出數據。此時如果第19腳也低電平，cpu則讀出i／o介面數據。
第22腳寫入低電平指令（wr）。該腳低電平，表示cpu數據匯流排有數據信息寫入存貯器或i／o介面。
第23腳匯流排響就狀態，低電平輸出指令（busack）。此腳低電平，說明cpu地址匯流排、數據匯流排和三態控制匯流排可接受外部控制指令。
第24腳輸入低電平為等待狀態（wait）。對定址的i／o或存貯器暫停數據傳送，直到此腳高電平時過進行i／o或存貯器數據傳送。其目的是與存貯器和i／o動作同步。
第25腳外部匯流排申請輸入端（busreq），低電平有效。該腳低電平輸入時，請求cpu在此指令下，當運行周期一結束立即處於預備匯流排輸入狀態。
第26腳低電平復位端（res），使cpu清零置初始狀態。由外電路提供1oons的低電平脈沖。
第27腳操作碼周期指示端（mi）。每取一操作碼即相應輸出一低電平周期指示。當此腳和第2o腳同時為低電平時，為中斷響應周期。
第28腳刷新低電平輸出端（rfsh）。當該腳輸出低電平時和第19腳電平同時刷新動態存貯器。
第29腳接地端。
2．mc68ooo型cpu的各腳功能
mc68ooo為莫托洛拉公司生產的16位cpu。其中，第29－48腳眯地址匯流排a1－a2o三態輸出端，第5o－52腳為a21－a23三態地址匯流排輸出端。均為高電平有效，有直接對8m位元組定址。與第7、8腳配合，可對16m位元組定址。第5、4、3、2、1腳為do－d4三態輸入／輸出數據匯流排端，第64、63、62、61、6o、59、58、57、56、55、54腳為d5－d15三態輸入／輸出數據匯流排端，可按16位位元組或高／低兩種8位位元組進行數據的雙向傳輸。
以下按其餘各腳順序說明功能及動態有效電平：
第6腳三態輸出地址匯流排端（as），輸出低電平有效。
第7、8腳為高/低位元組數選通三態電平輸出端（udslds），輸出低電平有效。與第9腳配合，表明當前數據匯流排d0-d15的有效位數。
第9腳讀寫三態電平批示輸出端（r/w）。其高/低電平表示數據是讀還是寫。（第7、8、9腳電平與d0-d15的真值表見表1）。
第10腳數據交互傳送回答輸入電平端（dtack），低電平有效。數據讀寫傳送完成時，存貯器向此腳返送低電平，使cpu結束本次讀寫周期，cou以此低電平將數據饋存。
第11腳匯流排開放低電平輸出端（bg）。當此腳為低電平時，cpu向周邊控制設備指示匯流排開放，可供其它主機使用。
第12腳低電平輸入回答信號端（bgack）。當此腳為低昌平時表示系統中其主控系統已佔用控制匯流排。
第13腳匯流排申請低電平輸入端（br）。在多個閏主控制系統中，各主控制備通過此腳向cpu提出佔用匯流排申請。cpu第11腳輸出低電平為回答電平信號。
第14腳vcc,+5v +0.25v。
第15腳時鍾信號輸入端（clk）。mc68000尾輟型號表示不同的時鍾頻率，共有mc68000l4/l8/l10四種。其中，mc68000l4的時鍾頻率為4mhz，l6為6mhz依次類推。時鍾頻率越高，其運算速度越快。例如，第11腳匯流排開放低電平下降沿到匯流排開放時間，從l4-l10分別為120ns,100ns,80ns,70ns。
第16、53腳為接地端。
第17腳雙向控制的軼i/o信號端（halt），低電平有效。當外部有低電平輸入時，cpu在完成當前周期後軼，將所有數據輸入端開放。如果cpu運行受阻也會停機，同時該腳輸出低電平信號。
第18腳雙向控制的復位脈沖雙向控制的復位脈沖i/o電平（res），當輸入低電平時cpu清零復位，同時cpu對外圍系統進行復位，同時cpu對外圍系統進行復位，與第17腳配合完成系統清零。
第19腳三態輸出線指示有效存貯器地址（vma），低電平有效，表示地址匯流排上信息有效。
第20腳使能方波輸出端（e）。其頻率為cpu主頻的1/10，用於外圍系統晶元使能信號。
第21腳低電平輸入端，指示外設地址碼有效（vpa）。如果所涉及地址碼屬mc68000系列的cpu，則外部將低電平送入該腳。
第22腳取消當前的匯流排指令執行過程中受阻，外部系統向該腳發回低電平，引起匯流排命令受阻的情況有：（1）讀寫指令未得到外部系統執行。（2）「中斷」過程中未讀到中斷電平。（3）在已設定的存貯系統中，無指令所要求讀寫內容。（4）操作中有失誤。
第23、24、25腳ipl0、ipl1、ipl2中斷請求指令輸入端，低電平有效。當外設系統請求中斷時，第25腳為最高位，第23腳為最低位，與24腳電平組合成8種狀態。三腳都為低電平時為7級中斷，都為高電平時為0級中斷，當無中斷請求時，三腳都為高電平。
第26、27、28腳（fc1、fc2、fc0）cpu功能指示三態輸出電平，其組合電平指示cpu當前工作狀態（見表2）。
3、6502型cpu的各腳功能第1、2腳為vss-5v。
第2腳等待低電平輸入端（rdy）。為使cpu能支持慢速prom，在讀出時延遲一命令周期。
第3腳內部時鍾振盪脈沖輸出1（￠1），頻率為1.023mhz。
第4腳中斷請求低電平輸端（irq）；第5腳空；第6腳不可停止中斷低電平輸入端（nmi），低電平輸入後，cpu執行當前指示後中斷。
第7腳同步信號輸出端（sync），此腳為高電平時表示操作在進行，同時有同步脈沖輸出。
第8腳vcc，5v+/-0.25v，功耗0.7w。
第9-20腳（ab0-ab1）64k位元組地址匯流排輸出端；第22-25腳（ab12-ab15）64k位元組地址匯流排輸出端；第26-33腳（db7、db6、db5、db4、db3、db2、db1、db0）雙向三態數據交互匯流排端；第34腳輸入/輸出讀寫電平指令（rw），高電平為讀出，低電平為寫入。
第35、36腳空；第37腳時鍾脈沖輸入端（￠0），由外路時鍾脈沖發生器產生1.023mhz。
第38腳溢出標志設定輸入端（so），下降沿觸發。
第39腳內部時鍾脈沖輸出2（￠2），頻率為1.023mhz。
第40腳復位脈沖輸入端（res），高電平使cpu復位。
6502時鍾脈沖為1mhz，6502a為2mhz，因此6502a的運算速度比6502快。
4、8080a型cpu的各腳功能
數據匯流排和地址匯流排的相關腳：
第10、9、8、7腳和3-6腳依為數據輸入/輸出匯流排的d0-d3、d4-d7的引出端。第25-27腳，29-35腳、1腳和40、39、38、37、36腳依次為a0-a2、a3-a9、a10、a11-a15地址碼輸出端，地址匯流排輸出可支持64k位元組存貯器的地址碼或256個i/o系統地址。
第2腳接地端；第11腳vss-5v 正負0.5v，最大電流1ma。
第12腳復位端（res）。低電平有效，復位脈沖清零程序計數。
第13腳請示輸入電平（hold）。此電平信號送到該腳後，cpu完成現行運行周期後，外部系統獲得匯流排控制權，使cpu的地址匯流排和數據匯流排接受輸入信息。
第14腳中斷請示電平輸入端（int）。當輸入為高電平時，下一運行周期cpu暫停。如cpu處保持狀態時或處於復位狀態，將下接收中斷請求。
第15腳時鍾信號輸入1（?2），其最高頻率為2mhz。
第16腳中斷應答電平輸出端（inte）；第17腳數據匯流排開放指示輸出電平（dbin）。向外設系統指示數據匯流排處於輸入狀態。
第18腳寫入狀態輸出低電平信號（wr）。用來控制存貯器寫入i/o介面電路數據。
第19腳同步信號輸出端（）。向外設系統提供每外周期開始的同步脈沖。
第20腳vcc，+5v，正負0.25v，最大電流80ma。
第21腳保持狀態輸出電平（hlda）。說明cpu已響應第13腳的請求信號，數據匯流排和地址匯流排接收輸入信號。
第22腳時鍾信號輸入1（?1），最高頻率為2mhz。
第23腳外部系統准備完畢向cpu輸入的提示高電平（ready）。當外部系統存貯器、i/o系統速度較慢時，cpu根據其輸入電平選擇輸入等待或輸入運算。
第24腳等待輸出端（wait）。當cpu送出一地址碼後，第23腳未輸入高電平則進入竺狀態，以便與外部系統配合。
第28腳vcc，+12v，正負0.6v，最大電流70ma。
㈡ 電腦主板電路原理圖大全
主板上的重要晶元很多，包括晶元組、BIOS晶元、I/O控制晶元、集成音效卡晶元和集成網卡晶元等等，下面我們就來分別進行介紹。
一、晶元組
晶元組（Chipset）是主板的核心晶元和北橋（North Bridge）晶元組成，以北橋晶元為核心。北橋晶元主要負責處理CPU、內存和顯卡三者間的數據交流，南橋晶元則負責硬碟等在存儲設備和PCI匯流排之間的數據流通。現在大部分主板都將南北橋晶元封裝到一起而形成一個晶元了，提高了晶元的能力。這種晶元上端都是有散熱片的。
二、BIOS晶元
BIOS晶元它是一塊矩形的存儲器，裡面存有與該主板搭配的基本輸入及輸出系統程序，能夠讓主板識別各種硬體，還可以設置引導系統的設備和調整CPU外頻等。BIOS晶元是可以寫入的，還可以方便用戶更新BIOS的版本。
三、I/O控制晶元
這個晶元主要實現硬體監控功能，能將硬體的健康狀況、風扇的轉速、CPU核心的電壓等情況顯示在BIOS信息裡面。而方便用戶檢測。
四、集成音效卡晶元
音效卡晶元是集成了聲音的主處理晶元和解碼晶元，代替音效卡處理電腦音頻的作用。而得到電腦的聲音信號輸出。
五、集成網卡晶元
此晶元是整合了網路功能的主板集成的網卡晶元，不佔用獨立網卡需要佔用的PCI插槽或USB介面，而能夠實現良好的兼容性和穩定性，不容易出現獨立網卡與主板兼容不好或者與其他設備資源沖突的問題。
以上介紹的這些晶元都是主板的重要晶元。希望大家有所了解。
㈢ 數字電路的結構是什麼
數字電路分為兩類，一類是組合邏輯電路，一類是時序邏輯電路；組合邏輯電路一專般由標准邏輯單元，屬如與或非門組成；時序邏輯電路則由組合邏輯電路和記憶電路構成。需要注意的是，有的時序電路可以沒有輸入，也可以沒有組合邏輯電路。一般而言，組合邏輯構成了電路的基本功能邏輯，時序邏輯決定了電路的速度和運行頻率。