數字電路設計流程

㈠ 設計數字時鍾電路原理圖

這個電路圖在電子系統設計（好像是第三版）這本書上有的，自己可以去查一下。
其實要是你能搞明白這個電路的所有功能，那你的數電還是OK的！

㈡ 電子線路設計的原則，步驟，方法（詳細的）

就一般而言，電子電路的設計方法基本包括：總體方案的選擇、單元電路的確定、元器件的選擇和參數的計算。
一、總體方案的選擇

根據設計的任務、要求和條件，採用具有一定功能的若干電源電路構成一個整體，以實現各項性能指標的過程。此過程的基本步驟是：提出方案、分析比較和做出選擇，一般可用方框圖表示方案的基本原理，必要時可畫出具體的電路，因此應注意：

1、針對關繫到電路全局的主要問題，多提一些不同方案，及並深入分析和比較，做出合理的選擇。 2、各框圖的構成應該考慮到實現的可能性，對關鍵的、沒有絕對的方框中的電路有必要進行設計實驗，以滿足設計要求。

3、方框電路的選擇，啊既然四要考慮數字電路，也要考慮模擬電路，應根據具體問題，提出不同方案充分論證，得到正確的結論。

4、選擇最優設計方案，需要在分析論證和具體設計過程中不斷改進和完善，才能達到"性能可靠，降低成本，減少功耗"的目的，有時可能出現一些反復。但應避免方案上的大反復，以避免浪費人力物力。

二、電源電路設計

在確定單元電路的過程中，首先明確對各單元的要求，擬訂出主要單元電路的性能指標；其次是要注意各單元電路之間的相互配合和連接，不能增加電路的復雜性；最後再分別設計各電源電路的結構形式、元器件的選擇和參數計算等。缺點各單元電路的步驟是：明確要求，選擇電路的和計算參數，再次過程中應考慮以下兩點。

1、可自行設計也可直接引用已成型的單元電路，但不能盲目照搬，必要時還要進行某些改動。

2、要明確各電源電路與總體電路的關系，獨立單元電路有時可能從局部考慮更好，但從總局考慮，卻不一定合理。因此，應注意從全局出發選擇合適的元器件，組合最好的電路單元。

三、元器件的選擇

從某種意義上講，電子線路的設計，就是選擇最合適的元器件，並不把它們最好的組合起來，因此，如何選擇元器件，也是設計過程的重要一環。在元器件的選擇過程中主要應考慮的問題是：

1、根據具體的要求所選擇的方案中，需要什麼樣的元器件，每個元器件具有那些功能和什麼樣的性能指標。

2、一般應優先選擇集成電路，因集成電路應用廣泛能簡化設計，並使得裝配、調試和維修方便，同時還能減小電子設備的體積和降低成本,提高電子設備的可靠性。對集成電路應明確以下幾點：

① 熟悉集成電路典型產品的型號、性能及價格等，以便選擇合適的集成電路。

②在雙列直插式、扁平式和單列直插式三種常見封裝方式中應以便與裝配、調試和維修原則選擇。

③ 同一種功能的數字集成電路，可能有TTL產品，又有CMOS產品，業務還有ECL產品選擇時應根據他們各自的特點、性能和設計電路要求的應用場合，靈活掌握。如CMOS器件功耗低，供電電源范圍比TTL器件的要求寬。

四、元器件件參數的計算

在電子電路設計過程中，需要計算某些參數，以挑選元器件。具體的要求是：運用分析方法、弄清電路原理和用好計算公式。計算元器件參數時應注意：

1、 格元器件的額定電流、電壓、頻率和功耗等，應在允許的范圍內；在規定的條件下能正常工作，並能使電路達到性能標要求，且留有適當餘量。
2、 計算參數時，對於環境溫度、電網電壓等工作條件應按最不利的情況考慮。

對於晶體三極體的極限參數，如BVCEO一般迎接電源電壓的1.5倍左右考慮。

在保證電路性能的前提條件下，應盡可能的降低成本、功耗、體積和減少元器件的品種等，並為裝配、調試和維修創造便利條件。

㈢ 電路設計的設計流程

一般PCB基本設計流程如下：前期准備--PCB結構設計--PCB布局--布線--布線優化和絲印--網路和DRC檢查和結構檢查--製版。
第一：前期准備。這包括准備元件庫和原理圖。「工欲善其事，必先利其器」，要做出一塊好的板子，除了要設計好原理之外，還要畫得好。在進行PCB設計之前，首先要准備好原理圖SCH的元件庫和PCB的元件庫。元件庫可以用peotel自帶的庫，但一般情況下很難找到合適的，最好是自己根據所選器件的標准尺寸資料自己做元件庫。原則上先做PCB的元件庫，再做SCH的元件庫。PCB的元件庫要求較高，它直接影響板子的安裝；SCH的元件庫要求相對比較松，只要注意定義好管腳屬性和與PCB元件的對應關系就行。PS：注意標准庫中的隱藏管腳。之後就是原理圖的設計，做好後就准備開始做PCB設計了。
第二：PCB結構設計。這一步根據已經確定的電路板尺寸和各項機械定位，在PCB設計環境下繪制PCB板面，並按定位要求放置所需的接插件、按鍵/開關、螺絲孔、裝配孔等等。並充分考慮和確定布線區域和非布線區域（如螺絲孔周圍多大范圍屬於非布線區域）。
第三：PCB布局。布局說白了就是在板子上放器件。這時如果前面講到的准備工作都做好的話，就可以在原理圖上生成網路表（Design--CreateNetlist），之後在PCB圖上導入網路表（Design--LoadNets）。就看見器件嘩啦啦的全堆上去了，各管腳之間還有飛線提示連接。然後就可以對器件布局了。一般布局按如下原則進行：
①．按電氣性能合理分區，一般分為：數字電路區(即怕干擾、又產生干擾)、模擬電路區
(怕干擾)、功率驅動區（干擾源）；
②．完成同一功能的電路，應盡量靠近放置，並調整各元器件以保證連線最為簡潔；同時，調整各功能塊間的相對位置使功能塊間的連線最簡潔；
③．對於質量大的元器件應考慮安裝位置和安裝強度；發熱元件應與溫度敏感元件分開放置，必要時還應考慮熱對流措施；
④．I/O驅動器件盡量靠近印刷板的邊、靠近引出接插件；
⑤．時鍾產生器（如：晶振或鍾振）要盡量靠近用到該時鍾的器件；
⑥．在每個集成電路的電源輸入腳和地之間，需加一個去耦電容（一般採用高頻性能好的獨石電容）；電路板空間較密時，也可在幾個集成電路周圍加一個鉭電容。
⑦．繼電器線圈處要加放電二極體（1N4148即可）；
⑧．布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉
——需要特別注意，在放置元器件時，一定要考慮元器件的實際尺寸大小（所佔面積和高度）、元器件之間的相對位置，以保證電路板的電氣性能和生產安裝的可行性和便利性同時，應該在保證上面原則能夠體現的
前提下，適當修改器件的擺放，使之整齊美觀，如同樣的器件要擺放整齊、方向一致，不能擺得「錯落有致」。這個步驟關繫到板子整體形象和下一步布線的難易程度，所以一點要花大力氣去考慮。布局時，對不太肯定的地方可以先作初步布線，充分考慮。
第四：布線。布線是整個PCB設計中最重要的工序。這將直接影響著PCB板的性能好壞。在PCB的設計過程中，布線一般有這么三種境界的劃分：首先是布通，這時PCB設計時的最基本的要求。如果線路都沒布通，搞得到處是飛線，那將是一塊不合格的板子，可以說還沒入門。其次是電器性能的滿足。這是衡量一塊印刷電路板是否合格的標准。這是在布通之後，認真調整布線，使其能達到最佳的電器性能。接著是美觀。假如你的布線布通了，也沒有什麼影響電器性能的地方，但是一眼看過去雜亂無章的，加上五彩繽紛、花花綠綠的，那就算你的電器性能怎麼好，在別人眼裡還是垃圾一塊。這樣給測試和維修帶來極大的不便。布線要整齊劃一，不能縱橫交錯毫無章法。這些都要在保證電器性能和滿足其他個別要求的情況下實現，否則就是捨本逐末了。布線時主要按以下原則進行：
①．一般情況下，首先應對電源線和地線進行布線，以保證電路板的電氣性能。在條件允許的范圍內，盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：地線>電源線>信號線，通常信號線寬為：0.2～0.3mm，最細寬度可達0.05～0.07mm，電源線一般為1.2～2.5mm。對數字電路的PCB可用寬的地導線組成一個迴路,即構成一個地網來使用（模擬電路的地則不能這樣使用）
②．預先對要求比較嚴格的線（如高頻線）進行布線，輸入端與輸出端的邊線應避免相鄰平行，以免產生反射干擾。必要時應加地線隔離，兩相鄰層的布線要互相垂直，平行容易產生寄生耦合。
③．振盪器外殼接地，時鍾線要盡量短，且不能引得到處都是。時鍾振盪電路下面、特殊高速邏輯電路部分要加大地的面積，而不應該走其它信號線，以使周圍電場趨近於零；
④．盡可能採用45o的折線布線，不可使用90o折線，以減小高頻信號的輻射；（要求高的線還要用雙弧線）
⑤．任何信號線都不要形成環路，如不可避免，環路應盡量小；信號線的過孔要盡量少；
⑥．關鍵的線盡量短而粗，並在兩邊加上保護地。
⑦．通過扁平電纜傳送敏感信號和雜訊場帶信號時，要用「地線-信號-地線」的方式引出。
⑧．關鍵信號應預留測試點，以方便生產和維修檢測用
⑨．原理圖布線完成後，應對布線進行優化；同時，經初步網路檢查和DRC檢查無誤後，對未布線區域進行地線填充，用大面積銅層作地線用,在印製板上把沒被用上的地方都與地相連接作為地線用。或是做成多層板，電源，地線各佔用一層。
——PCB布線工藝要求
①．線
一般情況下，信號線寬為0.3mm(12mil)，電源線寬為0.77mm(30mil)或1.27mm(50mil)；線與
線之間和線與焊盤之間的距離大於等於0.33mm(13mil)，實際應用中，條件允許時應考慮加大距離；布線密度較高時，可考慮（但不建議）採用IC腳間走兩根線，線的寬度為0.254mm(10mil)，線間距不小於0.254mm(10mil)。
特殊情況下，當器件管腳較密，寬度較窄時，可按適當減小線寬和線間距。
②．焊盤（PAD）
焊盤（PAD）與過渡孔（VIA）的基本要求是：盤的直徑比孔的直徑要大於0.6mm；例如，通用插腳式電阻、電容和集成電路等，採用盤/孔尺寸1.6mm/0.8mm（63mil/32mil），插座、插針和二極體1N4007等，採用1.8mm/1.0mm（71mil/39mil）。實際應用中，應根據實際元件的尺寸來定，有條件時，可適當加大焊盤尺寸；PCB板上設計的元件安裝孔徑應比元件管腳的實際尺寸大0.2～0.4mm左右。
③．過孔（VIA）
一般為1.27mm/0.7mm(50mil/28mil)；
當布線密度較高時，過孔尺寸可適當減小，但不宜過小，可考慮採用1.0mm/0.6mm(40mil/24mil)。
④．焊盤、線、過孔的間距要求
PADandVIA：≥0.3mm（12mil）
PADandPAD：≥0.3mm（12mil）
PADandTRACK：≥0.3mm（12mil）
TRACKandTRACK：≥0.3mm（12mil）
密度較高時：
PADandVIA：≥0.254mm（10mil）
PADandPAD：≥0.254mm（10mil）
PADandTRACK：≥0.254mm（10mil）
TRACKandTRACK：≥0.254mm（10mil）
第五：布線優化和絲印。「沒有最好的，只有更好的」！不管你怎麼挖空心思的去設計，等你畫完之後，再去看一看，還是會覺得很多地方可以修改的。一般設計的經驗是：優化布線的時間是初次布線的時間的兩倍。感覺沒什麼地方需要修改之後，就可以鋪銅了（Place->polygonPlane）。鋪銅一般鋪地線（注意模擬地和數字地的分離），多層板時還可能需要鋪電源。時對於絲印，要注意不能被器件擋住或被過孔和焊盤去掉。同時，設計時正視元件面，底層的字應做鏡像處理，以免混淆層面。
第六：網路和DRC檢查和結構檢查。首先，在確定電路原理圖設計無誤的前提下，將所生成的PCB網路文件與原理圖網路文件進行物理連接關系的網路檢查（NETCHECK），並根據輸出文件結果及時對設計進行修正，以保證布線連接關系的正確性；網路檢查正確通過後，對PCB設計進行DRC檢查，並根據輸出文件結果及時對設計進行修正，以保證PCB布線的電氣性能。最後需進一步對PCB的機械安裝結構進行檢查和確認。
第七：製版。在此之前，最好還要有一個審核的過程。
PCB設計是一個考心思的工作，誰的心思密，經驗高，設計出來的板子就好。所以設計時要極其細心，充分考慮各方面的因數（比如說便於維修和檢查這一項很多人就不去考慮），精益求精，就一定能設計出一個好板子。

㈣ 完整的數字集成電路晶元設計及生產流程

一顆集成電路晶元的生命歷程就是點沙成金的過程：晶元公司設計晶元——晶元代工廠生產晶元——封測廠進行封裝測試——整機商采購晶元用於整機生產。

㈤ 數字電路數字鍾設計

根據設計任務和要求，對照數字電子鍾的框圖，可以分以下幾部分進行模塊化設計。

1. 秒脈沖發生器

脈沖發生器是數字鍾的核心部分，它的精度和穩定度決定了數字鍾的質量，通常用晶體振盪器發出的脈沖經過整形、分頻獲得1Hz的秒脈沖。如晶振為32768 Hz，通過15次二分頻後可獲得1Hz的脈沖輸出.

2. 計數解碼顯示

秒、分、時、日分別為60、60、24、7進制計數器、秒、分均為60進制，即顯示00～59，它們的個位為十進制，十位為六進制。時為二十四進制計數器，顯示為00～23，個位仍為十進制，而十位為三進制，但當十進位計到2，而個位計到4時清零，就為二十四進制了。

周為七進制數，按人們一般的概念一周的顯示日期「日、1、2、3、4、5、6」，所以我們設計這個七進制計數器，應根據解碼顯示器的狀態表來進行，如表1.1所示。

按表1.1狀態表不難設計出「日」計數器的電路（日用數字8代替）。

所有計數器的解碼顯示均採用BCD—七段解碼器，顯示器採用共陰或共陽的顯示器。

Q4 Q3 Q2 Q1
顯示

1 0 0 0
日

0 0 0 1
1

0 0 1 0
2

0 0 1 1
3

0 1 0 0
4

0 1 0 1
5

0 1 1 0
6

表1.1 狀態表

3. 校時電路

在剛剛開機接通電源時，由於日、時、分、秒為任意值，所以，需要進行調整。

置開關在手動位置，分別對時、分、秒、日進行單獨計數，計數脈沖由單次脈沖或連續脈沖輸入。

4. 整點報時電路

當時計數器在每次計到整點前六秒時，需要報時，這可用解碼電路來解決。即

當分為59時，則秒在計數計到54時，輸出一延時高電平去打開低音與門，使報時聲按500Hz頻率嗚叫5聲，直至秒計數器計到58時，結束這高電平脈沖；當秒計數到59時，則去驅動高音1KHz頻率輸出而鳴叫1聲。

五、參考電路

數字電子鍾邏輯電路參考圖如圖1.3所示。

參考電路簡要說明

1. 秒脈沖電路

由晶振32768Hz經14分頻器分頻為2Hz，再經一次分頻，即得1Hz標准秒脈沖，供時鍾計數器用。

2. 單次脈沖、連續脈沖

這主要是供手動校時用。若開關K1打在單次端，要調整日、時、分、秒即可按單次脈沖進行校正。如K1在單次，K2在手動，則此時按動單次脈沖鍵，使周計數器從星期1到星期日計數。若開關K1處於連續端，則校正時，不需要按動單次脈沖，即可進行校正。單次、連續脈沖均由門電路構成。

3. 秒、分、時、日計數器

這一部分電路均使用中規模集成電路74LS161實現秒、分、時的計數，其中秒、分為六十進制，時為二十四進制。從圖3中可以發現秒、分兩組計數器完全相同。當計數到59時，再來一個脈沖變成00，然後再重新開始計數。圖中利用「非同步清零」反饋到/CR端，而實現個位十進制，十位六進制的功能。

時計數器為二十四進制，當開始計數時，個位按十進制計數，當計到23時，這時再來一個脈沖，應該回到「零」。所以，這里必須使個位既能完成十進制計數，又能在高低位滿足「23」這一數字後，時計數器清零，圖中採用了十位的「2」和個位的「4」相與非後再清零。

對於日計數器電路，它是由四個D觸發器組成的（也可以用JK觸發器），其邏輯功能滿足了表1，即當計數器計到6後，再來一個脈沖，用7的瞬態將Q4、Q3、Q2、Q1置數，即為「1000」，從而顯示「日」（8）。

4．解碼、顯示

解碼、顯示很簡單，採用共陰極LED數碼管LC5011-11和解碼器74LS248，當然也可用共陽數碼管和解碼器。

1. 整點報時

當計數到整點的前6秒鍾，此時應該准備報時。圖3中，當分計到59分時，

將分觸發器QH置1，而等到秒計數到54秒時，將秒觸發器QL置1，然後通過QL與QH相與後再和1s標准秒信號相與而去控制低音喇叭嗚叫，直至59秒時，產生一個復位信號，使QL清0，停止低音嗚叫，同時59秒信號的反相又和QH相與後去控制高音喇叭嗚叫。當計到分、秒從59：59—00：00時，嗚叫結束，完成整點報時。

2. 嗚叫電路

嗚叫電路由高、低兩種頻率通過或門去驅動一個三極體，帶動喇叭嗚叫。1KHz

和500Hz從晶振分頻器近似獲得。如圖中CD4060分頻器的輸出端Q5和Q6。Q5輸出頻率為1024Hz，Q6輸出頻率為512Hz。