四位加法器電路

A. 請問如何利用四位集成全加器和門電路，實現一位餘3代碼的加法運算數電，數字電路，數字電子技術

假設要實現A X B，利用門電路搭一個2-4解碼器。2-4解碼器的輸入信號為A；然後用2-4解碼器的輸出控制一個4路選擇器，4路選擇器的4個輸入分別是0，B，B+B，B+B+B，這部分用二位全加器實現。

向左轉|向右轉

位移和添加乘法器的一般結構如下圖所示，對於32比特的數乘運算，根據乘數最低有效位的數值，被乘數的數值被相加並累積。

在每一個時鍾循環周期內，乘數被左移一個比特，並且它的位值被測試，如果位值是0，則只進行一次位移操作。如果位值是1，則被加數被放入累加器中，並且左移一位。

當所有乘數的比特值被測試完之後，結果就在累加器當中。累加器最初是N位，相加之後變成2N位，最低有效位包涵了乘數。延遲是N個最大循環周期。這類電路放在非同步電路中有許多好處。

B. 使用一個4位二進制全加器，設計將8421碼轉換成餘三碼的電路，畫出設計的電路圖（用的是74283）

A1、A2、A3、A4接輸入A、B、C、D，B3、B2、CI接地，B1、B0接高電平，輸出CO懸空，S3、S2、S1、S0就是輸回出Y3、Y2、Y1、Y0。就可以將輸答入的四位BCD碼轉化成餘三碼。

根據餘3碼的定義可知，餘3碼是由8421碼加3後形成的代碼。所以用4位二進制並行加法器實現8421碼到餘3碼的轉換，只需從4位二進制並行加法器的輸入端A4、A3、A2和A1輸入8421碼；

從輸入端B4、B3、B2和B1輸入二進制數0011，進位輸入端C0接上「0」，便可從輸出端F4、F3、F2和F1得到與輸入8421碼對應的餘3碼。

(2)四位加法器電路擴展閱讀：

規律：個位上的數字的次數是0，十位上的數字的次數是1，......，依次遞增，而十分位的數字的次數是-1，百分位上數字的次數是-2，......，依次遞減。

二進位計數制的四則運算規則十分簡單。而且四則運算最後都可歸結為加法運算和移位，這樣，電子計算機中的運算器線路也變得十分簡單了。不僅如此，線路簡化了，速度也就可以提高。這也是十進位計數制所不能相比的。

C. 3.1 4位可控加減法電路模擬

【投稿】-3.1 4位可控加減法電路模擬
** 【作者】0123-劉春芝 **

模塊（一）加法電路：以0110+1010作為展示

（1）將SUM設為0，使電路成為一個加法電路

（2）輸入加數
輸入加數B4B3B2B1為0101，通過調節上方的雙向邏輯狀態實現，B4B3B2B1數據直接輸入到4位並行全加器的對應的B4B3B2B1的地方，通過連線進行連接，七段數碼管顯示加數為9

（3）輸入另一加數後最終結果顯示
輸入另一加數A4A3A2A1為1010，通過調節上方的雙向邏輯狀態實現，A4A3A2A1的各位上的數和SUM進行異或運算，異或門顯示紅點則異或最終結果為1，顯示藍點則為0。
異或門的結果則從左到右對應4位並行全加器的對應的A4A3A2A1的地方

模塊（二）減法電路：以0010-0001作為展示

（1）將SUM設為1，使電路成為一個減法電路

（2）輸入被減數
輸入被減數B4B3B2B1為0010，通過調節上方的雙向邏輯狀態實現，B4B3B2B1數據直接輸入到4位並行全加器的對應的B4B3B2B1的地方，通過連線進行連接，七段數碼管顯示加數為2

（3）輸入減數後最終結果顯示
輸入減數A4A3A2A1為0001，通過調節上方的雙向邏輯狀態實現，A4A3A2A1的各位上的數和SUM進行異或運算，異或門顯示紅點則異或最終結果為1，顯示藍點則為0。
異或門的結果則從左到右對應4位並行全加器的對應的A4A3A2A1的地方

（1）利用4位並行全加器進行加減電路模擬時，SUM=0電路為加法電路，SUM=1電路為減法電路
（2）做加法時，異或門端輸出數據和原數據相同；做減法時，異或門端輸出數據和原數據相反
（3）在4位並行全加器中，各位一一對應相加，即A1和B1相加，A2和B2相加，A3和B3相加，A4和B4相加
（4）各加數對應各位相加結果遵從二進制相加原則

（1）4008即為4位並行全加器，在進行4位數據相加減時，只需使用1個，不需4個
（2）各元件進行連線時，請勿直接在紅點上直接連接，電路會顯示錯誤，且不易查出原因
（3）通過7SEG-BCD（7段數碼管）進行顯示最終數據結果時，注意高低位順序是從左到右為從高到低
（4）由於4008是並行全加器，不遵從我們所學的串列全加器的進位原則，故不必過於糾結於進位問題，只需注重全加器做加減法電路的過程即可