圖解數字電路

㈠ 模擬電路與數字電路的目錄

上篇模擬部分
第1章半導體器件1
1.1半導體基礎知識1
半導體器件（semiconctor device）通常，這些半導體材料是硅、鍺或砷化鎵，可用作整流器、振盪器、發光器、放大器、測光器等器材。為了與集成電路相區別，有時也稱為分立器件。
絕大部分二端器件（即晶體二極體）的基本結構是一個PN結。利用不同的半導體材料、採用不同的工藝和幾何結構，已研製出種類繁多、功能用途各異的多種晶體二極，可用來產生、控制、接收、變換、放大信 號和進行能量轉換。晶體二極體的頻率覆蓋范圍可從低頻、高頻、微波、毫米波、紅外直至光波。三端器件一 般是有源器件，典型代表是各種晶體管（又稱晶體三極體）。晶體管又可以分為雙極型晶體管和場效應晶體管兩 類。根據用途的不同，晶體管可分為功率晶體管微波晶體管和低雜訊晶體管。除了作為放大、振盪、開關用的 一般晶體管外，還有一些特殊用途的晶體管，如光晶體管、磁敏晶體管，場效應感測器等。這些器件既能把一些 環境因素的信息轉換為電信號，又有一般晶體管的放大作用得到較大的輸出信號。此外，還有一些特殊器件，如單結晶體管可用於產生鋸齒波，可控硅可用於各種大電流的控制電路，電荷耦合器件可用作攝橡器件或信息存 儲器件等。在通信和雷達等軍事裝備中，主要靠高靈敏度、低雜訊的半導體接收器件接收微弱信號。隨著微波 通信技術的迅速發展，微波半導件低雜訊器件發展很快，工作頻率不斷提高，而雜訊系數不斷下降。微波半導體 器件由於性能優異、體積小、重量輕和功耗低等特性，在防空反導、電子戰、C（U3）I等系統中已得到廣泛的應用 。
1.1.1本徵半導體1
本徵半導體（intrinsic semiconctor)
完全不含雜質且無晶格缺陷的純凈半導體稱為本徵半導體。實際半導體不能絕對地純凈，本徵半導體一般是指導電主要由材料的本徵激發決定的純凈半導體。更通俗地講，完全純凈的半導體稱為本徵半導體或I型半導體。硅和鍺都是四價元素，其原子核最外層有四個價電子。它們都是由同一種原子構成的「單晶體」，屬於本徵半導體。
在絕對零度溫度下，半導體的價帶（valence band）是滿帶（見能帶理論），受到光電注入或熱激發後，價帶中的部分電子會越過禁帶（forbidden band/band gap）進入能量較高的空帶，空帶中存在電子後成為導帶（conction band），價帶中缺少一個電子後形成一個帶正電的空位，稱為空穴（hole），導帶中的電子和價帶中的空穴合稱為電子－空穴對。上述產生的電子和空穴均能自由移動，成為自由載流子（free carrier），它們在外電場作用下產生定向運動而形成宏觀電流，分別稱為電子導電和空穴導電。這種由於電子－空穴對的產生而形成的混合型導電稱為本徵導電。導帶中的電子會落入空穴，使電子－空穴對消失，稱為復合（recombination）。復合時產生的能量以電磁輻射（發射光子photon）或晶格熱振動（發射聲子phonon）的形式釋放。在一定溫度下，電子－空穴對的產生和復合同時存在並達到動態平衡，此時本徵半導體具有一定的載流子濃度，從而具有一定的電導率。加熱或光照會使半導體發生熱激發或光激發，從而產生更多的電子－空穴對，這時載流子濃度增加，電導率增加。半導體熱敏電阻和光敏電阻等半導體器件就是根據此原理製成的。常溫下本徵半導體的電導率較小，載流子濃度對溫度變化敏感，所以很難對半導體特性進行控制，因此實際應用不多。
本徵半導體特點：電子濃度=空穴濃度
缺點：載流子少，導電性差，溫度穩定性差！
1.1.2本徵激發和兩種載流子2
1.1.3雜質半導體2
定義
在本徵半導體中摻入某些微量元素作為雜質，可使半導體的導電性發生顯著變化。摻入的雜質主要是三價或五價元素。摻入雜質的本徵半導體稱為雜質半導體。制備雜質半導體時一般按百萬分之一數量級的比例在本徵半導體中摻雜。
基本原理
半導體中的雜質對電導率的影響非常大，本徵半導體經過摻雜就形成雜質半導體，一般可分為N型半導體和P型半導體。
半導體中摻入微量雜質時，雜質原子附近的周期勢場受到干擾並形成附加的束縛狀態，在禁帶中產生附加的雜質能級。能提供電子載流子的雜質稱為施主(Donor)雜質，相應能級稱為施主能級，位於禁帶上方靠近導帶底附近。例如四價元素鍺或硅晶體中摻入五價元素磷、砷、銻等雜質原子時，雜質原子作為晶格的一分子，其五個價電子中有四個與周圍的鍺（或硅）原子形成共價鍵，多餘的一個電子被束縛於雜質原子附近，產生類氫淺能級—施主能級。施主能級上的電子躍遷到導帶所需能量比從價帶激發到導帶所需能量小得多，很易激發到導帶成為電子載流子，因此對於摻入施主雜質的半導體，導電載流子主要是被激發到導帶中的電子，屬電子導電型，稱為N型半導體。由於半導體中總是存在本徵激發的電子空穴對，所以在n型半導體中電子是多數載流子，空穴是少數載流子。
相應地，能提供空穴載流子的雜質稱為受主(Acceptor)雜質，相應能級稱為受主能級，位於禁帶下方靠近價帶頂附近。例如在鍺或硅晶體中摻入微量三價元素硼、鋁、鎵等雜質原子時，雜質原子與周圍四個鍺（或硅）原子形成共價結合時尚缺少一個電子，因而存在一個空位，與此空位相應的能量狀態就是受主能級。由於受主能級靠近價帶頂，價帶中的電子很容易激發到受主能級上填補這個空位，使受主雜質原子成為負電中心。同時價帶中由於電離出一個電子而留下一個空位，形成自由的空穴載流子，這一過程所需電離能比本徵半導體情形下產生電子空穴對要小得多。因此這時空穴是多數載流子，雜質半導體主要靠空穴導電，即空穴導電型，稱為p型半導體。在P型半導體中空穴是多數載流子，電子是少數載流子。在半導體器件的各種效應中，少數載流子常扮演重要角色。
1.1.4PN結4
PN結（PN junction）。採用不同的摻雜工藝，通過擴散作用，將P型半導體與N型半導體製作在同一塊半導體（通常是硅或鍺）基片上，在它們的交界面就形成空間電荷區稱PN結。PN結具有單向導電性。P是positive的縮寫，N是negative的縮寫，表明正荷子與負荷子起作用的特點。一塊單晶半導體中 ，一部分摻有受主雜質是P型半導體，另一部分摻有施主雜質是N型半導體時 ，P 型半導體和N型半導體的交界面附近的過渡區稱為PN結。PN結有同質結和異質結兩種。用同一種半導體材料製成的 PN 結叫同質結 ，由禁帶寬度不同的兩種半導體材料製成的PN結叫異質結。
1.2二極體7
二極體又稱晶體二極體,簡稱二極體(diode)，另外，還有早期的真空電子二極體；它是一種具有單向傳導電流的電子器件。在半導體二極體內部有一個PN結兩個引線端子，這種電子器件按照外加電壓的方向，具備單向電流的轉導性。一般來講，晶體二極體是一個由p型半導體和n型半導體燒結形成的p-n結界面。在其界面的兩側形成空間電荷層，構成自建電場。當外加電壓等於零時，由於p-n 結兩邊載流子的濃度差引起擴散電流和由自建電場引起的漂移電流相等而處於電平衡狀態，這也是常態下的二極體特性。
1.2.1二極體的幾種常見結構7
1.2.2二極體的伏-安特性7
1.2.3二極體的主要參數8
1.2.4二極體極性的簡易判別法8
1.2.5二極體的等效電路9
*1.3二極體的基本應用電路9
1.3.1二極體整流電路9
1.3.2橋式整流電路10
1.3.3倍壓整流電路11
1.3.4限幅電路12
1.3.5與門電路12
*1.4穩壓管13
穩壓二極體（又叫齊納二極體）,此二極體是一種直到臨界反向擊穿電壓前都具有很高電阻的半導體器件。
1.4.1穩壓管的結構和特性曲線13
1.4.2穩壓管的主要參數14
1.5其他類型的二極體15
1.5.1發光二極體15
1.5.2光電二極體16
1.6三極體16
半導體三極體又稱「晶體三極體」或「晶體管」。在半導體鍺或硅的單晶上制備兩個能相互影響的PN結，組成一個PNP（或NPN）結構。中間的N區（或P區）叫基區，兩邊的區域叫發射區和集電區，這三部分各有一條電極引線，分別叫基極B、發射極E和集電極C，是能起放大、振盪或開關等作用的半導體電子器件。
1.6.1三極體的結構及類型16
1.6.2三極體的電流放大作用17
1.6.3三極體的共射特性曲線19
1.6.4三極體的主要參數21
1.7場效應管23
場效應晶體管（Field Effect Transistor縮寫(FET)）簡稱場效應管。由多數載流子參與導電，也稱為單極型晶體管。它屬於電壓控制型半導體器件。具有輸入電阻高（10^8～10^9Ω）、雜訊小、功耗低、動態范圍大、易於集成、沒有二次擊穿現象、安全工作區域寬等優點，現已成為雙極型晶體管和功率晶體管的強大競爭者。
1.7.1結型場效應管的類型和構造23
1.7.2絕緣柵型場效應管的類型和構造26
1.7.3場效應管的主要參數30
本章小結31
習題31
第2章基本放大電路34
2.1共發射極放大電路34
2.1.1電路的組成34
2.1.2放大電路的直流通路和交流通路35
2.1.3共發射極電路圖解分析法35
2.1.4微變等效電路分析法39
2.2放大電路的分析44
2.2.1穩定工作點的必要性44
2.2.2工作點穩定的典型電路44
2.2.3復合管放大電路47
2.3共集電極電壓放大器48
2.4共基極電壓放大器50
2.5多級放大器51
2.5.1阻容耦合電壓放大器52
*2.5.2共射-共基放大器53
2.5.3直接耦合電壓放大器55
2.6差動放大器57
2.6.1電路組成57
2.6.2靜態分析59
2.6.3動態分析59
2.6.4差動放大器輸入、輸出的4種組態61
2.7放大器的頻響特性64
2.7.1三極體高頻等效模型64
2.7.2三極體電流放大倍數的頻率響應66
2.7.3單管共射放大電路的頻響特性68
2.8場效應管基本放大電路74
2.8.1電路的組成74
2.8.2場效應管與三極體的比較77
2.9功率放大電路77
2.9.1概述77
2.9.2甲類功率放大電路78
2.9.3乙類推挽功率放大電路79
本章小結81
習題82
第3章集成運算放大器89
3.1概述89
集成運算放大器（Integrated Operational Amplifier）簡稱集成運放，是由多級直接耦合放大電路組成的高增益模擬集成電路。它的增益高（可達60~180dB），輸入電阻大（幾十千歐至百萬兆歐），輸出電阻低（幾十歐），共模抑制比高（60~170dB），失調與飄移小，而且還具有輸入電壓為零時輸出電壓亦為零的特點，適用於正，負兩種極性信號的輸入和輸出。
模擬集成電路一般是由一塊厚約0.2~0.25mm的P型矽片製成，這種矽片是集成電路的基片。基片上可以做出包含有數十個或更多的BJT或FET、電阻和連接導線的電路。
運算放大器除具有+、-輸入端和輸出端外，還有+、-電源供電端、外接補償電路端、調零端、相位補償端、公共接地端及其他附加端等。它的閉環放大倍數取決於外接反饋電阻，這給使用帶來很大方便。
3.1.1集成運放電路的特點89
3.1.2集成運放電路的組成框圖89
3.2電流源電路90
3.2.1基本電流源電路91
*3.2.2以電流源為有源負載的放大器92
3.3集成運放原理電路和理想運放的參數92
3.3.1集成運放原理電路分析92
3.3.2集成運放的主要參數93
3.4理想集成運放的參數和工作區94
3.4.1理想運放的性能指標95
3.4.2理想運放在不同工作區的特徵95
3.5基本運算電路96
3.5.1比例運算電路97
3.5.2加減運算電路100
3.5.3積分和微分運算電路103
3.5.4對數和指數(反對數)運算電路104
本章小結105
習題106
第4章正弦波振盪電路111
4.1概述111
4.2正弦波振盪電路的基本原理111
4.2.1正弦波振盪電路的振盪條件111
4.2.2振盪電路的基本組成、分類及分析方法113
4.3LC振盪電路113
4.3.1互感耦合振盪電路114
4.3.2三點式振盪電路114
4.4RC振盪電路116
4.4.1RC相移振盪電路116
4.4.2文氏橋振盪電路117
4.5石英晶體振盪電路118
本章小結120
習題121
下篇數字部分
第5章數字邏輯基礎122
用數字信號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。現代的數字電路由半導體工藝製成的若干數字集成器件構造而成。邏輯門是數字邏輯電路的基本單元。存儲器是用來存儲二值數據的數字電路。從整體上看，數字電路可以分為組合邏輯電路和時序邏輯電路兩大類。
5.1數制與BCD碼122
5.1.1數制122
5.1.2幾種簡單的編碼125
5.2邏輯代數基礎126
邏輯運算又稱布爾運算布爾用數學方法研究邏輯問題，成功地建立了邏輯演算。他用等式表示判斷，把推理看作等式的變換。這種變換的有效性不依賴人們對符號的解釋，只依賴於符號的組合規律 。這一邏輯理論人們常稱它為布爾代數。20世紀30年代，邏輯代數在電路系統上獲得應用，隨後，由於電子技術與計算機的發展，出現各種復雜的大系統，它們的變換規律也遵守布爾所揭示的規律。邏輯運算 (logical operators) 通常用來測試真假值。最常見到的邏輯運算就是循環的處理，用來判斷是否該離開循環或繼續執行循環內的指令。
5.2.1與運算126
5.2.2或運算127
5.2.3非運算128
5.2.4復合運算129
5.2.5正邏輯和負邏輯130
5.3邏輯代數的基本關系式和常用公式131
5.3.1邏輯代數的基本關系式131
5.3.2基本定律132
5.3.3常用的公式133
5.3.4基本定理134
5.4邏輯函數的表示方法135
5.4.1邏輯函數的表示方法135
5.4.2邏輯函數的真值表表示法135
5.4.3邏輯函數式136
5.4.4邏輯圖138
5.4.5工作波形圖138
5.5邏輯函數式的化簡139
5.5.1公式化簡法139
5.5.2邏輯函數的卡諾圖化簡法140
5.5.3具有無關項的邏輯函數的化簡145
5.6研究邏輯函數的兩類問題146
5.6.1給定電路分析功能146
5.6.2給定邏輯問題設計電路148
本章小結150
習題151
第6章門電路154
6.1概述154
邏輯門（Logic Gates)是在集成電路(Integrated Circuit)上的基本組件。簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之後產生高電平或者低電平的信號。高、低電平可以分別代表邏輯上的「真」與「假」或二進制當中的1和0，從而實現邏輯運算。常見的邏輯門包括「與」門，「或」門，「非」門，「異或」門(Exclusive OR gate)（也稱：互斥或）等等。邏輯門可以組合使用實現更為復雜的邏輯運算。
6.2分立元件門電路155
6.2.1二極體與門電路155
6.2.2二極體或門電路156
6.2.3三極體非門電路156
6.3TTL集成門電路158
6.3.1TTL非門電路158
6.3.2TTL與非門及或非門電路161
6.3.3集電極開路的門電路163
6.3.4三態門電路165
6.4CMOS門電路168
6.4.1CMOS反相器電路的組成和工作原理168
6.4.2CMOS與非門電路的組成和工作原理169
6.4.3CMOS或非門電路的組成和工作原理169
6.4.4CMOS傳輸門電路的組成和工作原理171
6.5集成電路使用知識簡介172
6.5.1國產集成電路型號的命名法172
6.5.2集成門電路的主要技術指標172
6.5.3多餘輸入腳的處理173
6.5.4TTL與CMOS的介面電路173
本章小結175
習題175
第7章組合邏輯電路178
7.1概述178
組合邏輯電路是指在任何時刻，輸出狀態只決定於同一時刻各輸入狀態的組合，而與電路以前狀態無關，而與其他時間的狀態無關。其邏輯函數如下：
Li=f（A1，A2，A3……An） (i=1，2，3…m)
其中，A1~An為輸入變數，Li為輸出變數。
組合邏輯電路的特點歸納如下：
① 輸入、輸出之間沒有返饋延遲通道；
② 電路中無記憶單元。
對於第一個邏輯表達公式或邏輯電路，其真值表可以是惟一的，但其對應的邏輯電路或邏輯表達式可能有多種實現形式，所以，一個特定的邏輯問題，其對應的真值表是惟一的，但實現它的邏輯電路是多種多樣的。在實際設計工作中，如果由於某些原因無法獲得某些門電路，可以通過變換邏輯表達式變電路，從而能使用其他器件來代替該器件。同時，為了使邏輯電路的設計更簡潔，通過各方法對邏輯表達式進行化簡是必要的。組合電路可用一組邏輯表達式來描述。設計組合電路直就是實現邏輯表達式。要求在滿足邏輯功能和技術要求基礎上，力求使電路簡單、經濟、可靠、實現組合邏輯函數的途徑是多種多樣的，可採用基本門電路，也可採用中、大規模集成電路。其一般設計步驟為：
① 分析設計要求，列真值表；
② 進行邏輯和必要變換。得出所需要的最簡邏輯表達式；
③ 畫邏輯圖。
7.1.1組合邏輯電路的特點178
7.1.2組合邏輯電路的分析和設計方法178
7.2常用組合邏輯電路179
7.2.1編碼器179
編碼器（encoder）是將信號（如比特流）或數據進行編制、轉換為可用以通訊、傳輸和存儲的信號形式的設備。編碼器把角位移或直線位移轉換成電信號，前者稱為碼盤，後者稱為碼尺。按照讀出方式編碼器可以分為接觸式和非接觸式兩種；按照工作原理編碼器可分為增量式和絕對式兩類。增量式編碼器是將位移轉換成周期性的電信號，再把這個電信號轉變成計數脈沖，用脈沖的個數表示位移的大小。絕對式編碼器的每一個位置對應一個確定的數字碼，因此它的示值只與測量的起始和終止位置有關，而與測量的中間過程無關。
編碼器可按以下方式來分類。
1、按碼盤的刻孔方式不同分類
（1）增量型：就是每轉過單位的角度就發出一個脈沖信號(也有發正餘弦信號，
然後對其進行細分，斬波出頻率更高的脈沖)，通常為A相、B相、Z相輸出，A相、B相為相互延遲1/4周期的脈沖輸出，根據延遲關系可以區別正反轉，而且通過取A相、B相的上升和下降沿可以進行2或4倍頻；Z相為單圈脈沖，即每圈發出一個脈沖。
（2）絕對值型：就是對應一圈，每個基準的角度發出一個唯一與該角度對應二進制的數值，通過外部記圈器件可以進行多個位置的記錄和測量。
2、按信號的輸出類型分為：電壓輸出、集電極開路輸出、推拉互補輸出和長線驅動輸出。
3、以編碼器機械安裝形式分類
（1）有軸型：有軸型又可分為夾緊法蘭型、同步法蘭型和伺服安裝型等。
（2）軸套型：軸套型又可分為半空型、全空型和大口徑型等。
4、以編碼器工作原理可分為：光電式、磁電式和觸點電刷式
7.2.2優先編碼器181
7.2.3解碼器185
解碼器是組合邏輯電路的一個重要的器件，其可以分為：變數解碼和顯示解碼兩類。 變數解碼一般是一種較少輸入變為較多輸出的器件，一般分為2n解碼和8421BCD碼解碼兩類。 顯示解碼主要解決二進制數顯示成對應的十、或十六進制數的轉換功能，一般其可分為驅動LED和驅動LCD兩類。
解碼是編碼的逆過程，在編碼時，每一種二進制代碼，都賦予了特定的含義，即都表示了一個確定的信號或者對象。把代碼狀態的特定含義「翻譯」出來的過程叫做解碼，實現解碼操作的電路稱為解碼器。或者說，解碼器是可以將輸入二進制代碼的狀態翻譯成輸出信號，以表示其原來含義的電路。
根據需要，輸出信號可以是脈沖，也可以是高電平或者低電平。
7.2.4顯示解碼器189
7.2.5數據選擇器191
7.2.6加法器195
7.2.7數值比較器198
7.3組合邏輯電路中的競爭-冒險現象199
7.3.1競爭-冒險現象199
7.3.2競爭-冒險現象的判斷方法200
本章小結201
習題202
第8章觸發器和時序邏輯電路205
8.1概述205
8.2觸發器的電路結構與工作原理205
8.2.1基本RS觸發器205
8.2.2同步RS觸發器的電路結構與工作原理208
8.2.3主從RS觸發器的電路結構與工作原理209
8.2.4由CMOS傳輸門組成的邊沿觸發器213
8.3觸發器邏輯功能的描述方法214
8.3.1RS觸發器214
8.3.2JK觸發器215
8.3.3D觸發器216
8.3.4T觸發器216
8.3.5觸發器邏輯功能的轉換217
8.4時序邏輯電路的分析方法和設計方法219
8.4.1同步時序電路的分析方法219
8.4.2非同步時序邏輯電路的分析方法及舉例223
8.4.3同步時序電路的設計方法224
8.5常用的時序邏輯電路228
8.5.1寄存器和移位寄存器228
8.5.2同步計數器231
8.5.3移位寄存器型計數器244
8.6時序邏輯電路分析設計綜合例題246
本章小結248
習題249
第9章脈沖產生和整形電路253
9.1概述253
9.2555定時器的應用253
9.2.1555定時器的電路結構253
9.2.2用555定時器組成施密特觸發器255
9.2.3用555定時器組成單穩態電路256
9.2.4用555定時器組成多諧振盪器258
9.2.5555定時器的應用電路260
9.3石英晶體多諧振盪器262
9.4壓控振盪器263
本章小結264
習題264
第10章數/模和模/數轉換器266
10.1概述266
10.2數/模轉換器266
10.2.1權電阻網路D/A轉換器266
10.2.2倒T形電阻網路D/A轉換器268
10.3模/數轉換器269
10.3.1A/D轉換器的基本組成269
10.3.2直接A/D轉換器271
10.3.3間接A/D轉換器275
10.4A/D和D/A的使用參數276
10.4.1A/D和D/A的轉換精度276
10.4.2A/D和D/A的轉換速度277
本章小結277
習題277
第11章半導體存儲器和可編程邏輯器件279
11.1半導體存儲器279
11.1.1隻讀存儲器279
11.1.2ROM的擴展及應用281
11.1.3幾種常用的ROM283
11.2可編程邏輯器件284
11.2.1PLD的連接方式及基本門電路的PLD表示法285
11.2.2可編程陣列邏輯286
11.2.3可編程通用陣列邏輯器件的基本結構288
11.2.4在系統可編程邏輯器件290
11.3可編程邏輯器件的編程296
11.3.1PLD的開發系統296
11.3.2PLD編程的一般步驟297
11.4CPLD及FPGA簡介297
11.4.1CPLD及FPGA基本結構297
11.4.2FPGA/CPLD設計流程300
本章小結302
習題302
附錄A常用數字集成電路型號及引腳306

㈡ 數字電路學習方法

數字電路的基本概念、基本原理、分析方法、設計方法和實驗調試方法。
1、同學們首先要掌握基本的原理和方法。只要掌握了基本的原理和方法，就可以分析給出的任何一種數字電路；也可以根據提出的任何一種邏輯功能，設計出相應的邏輯電路。
2、對於各類數字集成電路器件，重點是掌握他們的外部特性，包括邏輯功能和輸入、輸出端的電氣特性。為了更好的理解和運用電路器件的外部特性，需要熟悉他們的輸入電路和輸出電路的結構及其原理。至於內部的電路結構和詳細工作過程都不是重點，不需要去記憶。
3、重視實驗和課程設計。實驗前要先預習，實驗在本課程中有著重要的作用，它可以幫助驗證所學的理論，加深對理論知識的理解和掌握，培養理論聯系實際的能力，培養實際動手能力及實驗技能，培養分析問題與解決問題的能力；課程設計為綜合應用所學的數字電路知識、模擬工程設計提供了極好的課堂，可以利用課程設計加強自我綜合能力的訓練。
4、學會查閱器件手冊。從數字集成電路數據手冊上查找所需要的器件型號，同時研究所選器件的功能真值表（時序器件還要研究時序圖），從功能真值表中獲取以下信息：①該器件本身的邏輯功能，②該器件的正確使用方法，③使用中注意事項等。
5、按時、獨立地完成規定的作業。做習題是一個非常重要的環節，它對於鞏固概念、啟發思考、熟悉分析運算過程、暴露學習中的問題和不足是不可缺少的。
6、利用網路學習、輔導答疑、習題測試等。
7、經常瀏覽相關期刊、網站，了解數字電子技術的最新發展動態和新近推出的電子器件及其大致功能特點等。

學生應知應會內容

一、學生應會能力

1、數字電路分析能力

2、邏輯電路設計能力

3、常用儀器使用能力

4、邏輯電路製作能力

5、故障排除能力

6、模擬工具使用能力

7、實訓報告編寫能力

8、自學能力

9、職業素質養成

二、學生應知的理論知識

1、數字電路基礎

要知道：數字信號中1和0所表示的廣泛含義；十進制數、二進制數和十六進制數的表示方法與它們之間的相互轉換方法；8421BCD碼的表示方法及其與十進制數的轉換方法，邏輯函數、邏輯變數、邏輯狀態的含義；與、或、非所表示的邏輯事件；邏輯函數真值表的含義及表示規律和方法。

會寫出：邏輯與、或、非、與非、或非、與或非、異或、同或等的邏輯表達式、真值表、邏輯符號及其規律；邏輯函數式、真值表及邏輯圖三者間的轉換；負邏輯符號的邏輯式。

會使用：邏輯代數化簡邏輯函數式；最小項及其編號表示邏輯函數式；卡諾圖化簡邏輯函數式。

2、集成邏輯門電路

要知道：邏輯電路高電平、低電平與正負邏輯狀態的關系。CMOS反相器閾值電壓UTH的含義與VDD的關系。74H和74LS的UTH值的區別，集成邏輯電路主要參數的含義與所表示的性能。邏輯符號控制端符號上非號、小圓圈含義及其門電路上小圓圈符號含義的區別。三態門使能控制的作用及輸出高阻的含義。

會畫出：OD門、OC門、傳輸門、三態門的邏輯符號。與門、或門、非門、與非門、或非門輸入波形所對應的輸出波形。

會使用：OC門、OD門、傳輸門、三態門的功能。

會處理：CMOS集成邏輯電路的存放和焊接的措施，各種門電路空餘的輸入端、各種門電路系列間的介面。

3、組合邏輯電路

要知道:組合邏輯電路的特點,組合邏輯電路的分析步驟和設計步驟。編碼器、解碼器、數據分配器和數據選擇器的含義。

會分析：用邏輯函數化簡表達式、真值表描述的組合邏輯電路的邏輯功能。

會設計：根據邏輯事件設定輸入和輸出變數及其邏輯狀態的含義，根據因果關系列出真值表，寫出邏輯函數式並進行化簡後的邏輯圖。

會使用：用功能表表示的各種中規模集成器件的編碼器、優先編碼器、解碼器、數碼顯示七段解碼器、數據選擇器的引腳功能。

會畫出：用解碼器或數碼選擇器構成與或邏輯函數式的電路圖。

4、集成觸發器

要知道：觸發器的工作特點、基本RS觸發器功能，同步觸發器特點，脈沖邊沿觸發器工作特點，T和T』觸發器的功能。

會畫出：與非門、或非門組成基本RS觸發器的電路及邏輯符號圖，上升邊沿觸發的D觸發器、下邊沿觸發的JK觸發器和邏輯符號圖及其輸出波形圖，用JK和D觸發器構成T』觸發器的連線圖。

會寫出：RS觸發器、D觸發器、JK觸發器的狀態方程式。

會背出：JK觸發器的輸出Q的狀態在CP下降沿作用下與輸入JK狀態的關系。

會使用：集成觸發器直接置位、復位端SD、RD、和 、的狀態在各種情況下的設置方法。

5、時序邏輯電路

要知道：時序邏輯電路的工作特點、同步時序邏輯電路的分析方法、寄存器和移位寄存器及計數器的功能。同步與非同步的含義。

會使用：由功能表反映的雙向移位寄存器、各種類型各種型號中規模集成計數器引腳功能、非同步和同步清零或置數。

會畫出：用反饋清零、反饋置數方法在非同步或同步情況下的N進制計數器電路接線。

6、脈沖電路

要知道：微分、積分電路功能；555定時器各引腳的功能、其閾值輸入端及輸出端電壓的邏輯規律；單穩態觸發器、多諧振盪器和施密特觸發器三種電路的基本功能。

會選用：實現脈寬定時、延時控制脈沖、脈寬調制、波形變換、整形、聲響電源、時鍾脈沖、標准時基脈沖信號等功能的電路結構類型。

會識別：各類結構單穩態觸發器對輸入觸發脈寬的要求和有效觸發的沿口類型。

會畫出：施密特觸發器波形變換或整形的輸出波形。

會計算：各類結構觸發器的輸出脈寬、各類結構多諧振盪器的振盪頻率。

7、半導體存儲器

要知道：只讀存儲器（ROM）和隨機存取存儲器（RAM）的邏輯功能和兩者性能的區別、存儲器地址解碼器的功能、地址輸入線與字線W 下標i數值的關系；字線、位線、存儲單元，字長、位元組的含義。掩模ROM和可編程ROM（PROM）功能及其存儲單元電路的區別。PROM的三種類型及其工作性能的區別。RAM中兩類電路存儲單元結構的區別。

會計算：半導體存儲器的存儲容量。

會畫出：RAM存儲容量字擴展和位擴展的電路及其連線。

8、數/模和模/數轉換器

要知道：數/模轉換器和模/數轉換器的功能、R-2R倒T形電阻網路DAC輸入數字量與輸出電壓關系式；數/模轉換器的采樣/保持、量化和編碼含義、V-T型雙積分式和逐次逼近型兩種A/D轉換器的基本工作原理和特點。

會計算：用電壓值表示不同位數的ADC或DAC的解析度和允許最大絕對誤差。
數字電路所需的先修課程是電路分析基礎和模擬電路，後續課程是微機原理、微型計算機、介面技術等。
數字電路在研究的對象和方法上都跟模擬電路有很大的不同，表1.5.1把它們作了一個簡單的對比。
表1.5.1 模擬電路與數字電路的比較
內 容 模 擬 電 路 數 字 電 路
工作信號 模擬信號 數字信號

管子工作狀態 放大
飽和導通或截止

研究對象 放大性能
邏輯功能

基本單元電路 放大器
邏輯門、觸發器

分析工具 圖解法、微變等效電路法
真值表、卡諾圖、邏輯表達式、狀態轉換圖、布爾代數
顯然，模擬電路和數字電路的差異是很大的，初學者應當在學習方法上作一些改變，以適應數字電路的特點，才能取得良好的效果。
1.在數字電路中，所有的變數都歸結為0和1兩個對立的狀態。通常，我們只需關心信號的有或無，電平的高或低，開關的通或斷，等等，而不必理會某個變數的詳細數值。比如電平幅值的微小變化就可能毫無意義。
2.數字電路的研究方法以邏輯代數（又稱布爾代數）作為數學基礎。它主要研究輸入，輸出變數之間的邏輯關系，並建立了一套邏輯函數運算及化簡的方法。布爾代數又稱雙值代數，由於其變數取值只有0和1兩種可能，比之模擬電路，數字電路中沒有復雜的計算問題。
3.由於數字集成電路技術的高度發展，數字電路更鮮明地體現了管路合一的特點。初學者應充分注意這一特點。一般來說，學習電路結構不是我們的目的，目的是掌握電路功能。

數字系統通常由輸入介面、輸出介面、數據處理和控制器構成。輸入介面和輸出介面的主要任務是將模擬量轉換為數字量，或將數字量轉換為模擬量，處理器的主要作用是控制系統內部各部件的工作，使它們按照一定的程序操作。通常以是否有控制器作為區分功能部件和數字系統的標志，凡是包含控制器且能夠按順序進行操作的系統，無論規模大小，一律稱為數字系統。

㈢ 怎麼看時序圖，電路原理圖(轉)

怎麼看時序圖，電路原理圖(轉)
片選：動詞，單片機學科詞彙，可以理解成選片。很多晶元掛在同一匯流排上的時候，有一個信號來區別匯流排上的數據和地址由哪個晶元來處理，這個信號就叫做片選信號CS（chip select）。片選這個詞即由此而來，指通過設置跳線,利用與門、或門、非門的組合來決定到底是哪幾部分進入工作狀態。

片選信號一般是在劃分地址空間時，由邏輯電路產生的。在數字電路設計中，一般開路輸入管腳呈現為高電平，因此片選信號絕大多數情況下是一個低電平。
所謂時序圖，可以理解為按照時間順序進行的圖解，在時序圖上可以反應出某一時刻各信號的取值情況。時序圖可以這樣看：按照從上到下，從左到右的順序，每到一個突變點（從0變為1，或從1變為0）時，記錄各信號的值，就可獲得一張真值表，進而分析可知其相應的功能。
對於單片機，看懂時序圖的最終目標是要用編程實現時序圖的功能，進而得到所需的實際功能。如果時序圖真的不容易看懂，可以先找些簡單的時序圖，再找些現成的程序，對應起來看，這樣的話往往事半功倍，更容易理解。單片機中對於液晶（如LCD1602）的控制時序圖相對容易，適合初學入門，認真理解是很有好處的！
讀圖就是要看懂一個電原理圖，即弄清電路由哪幾部分組成及它們之間的聯系和總的性能(如有可能，還要粗略估算性能指標)。電子電路的主要任務是對信號進行處理，只是處理的方式(如放大、濾波、變換等)及效果不同而已，因此讀圖時，應以所處理的信號流向為主線，沿信號的主要通路，以基本單元電路為依據，將整個電路分成若干具有獨立功能的部分，並進行分析。具體步驟可歸納為：了解用途、找出通路、化整為零、分析功能、統觀整體。

通常主板上為單BIOS晶元，因此CE始終為低電平，也就是一直為選中；
OE是輸出允許，也是低電平時有效，當OE為低電平時，允許數據輸出，也就是可以讀取晶元中的內容，當OE是高電平時，輸出被禁止，無法讀取內容；
WE為編程允許，也是低電平有效，當WE為低電平時可以對晶元進行編程（寫入），當WE為高電平時不能對晶元進行編程（我們可將此腳接為高電平，那麼晶元就無法寫入，無敵鎖即是將此腳升為高電平，來保護晶元的.）
CE chip select
OE output ready
WE write

http://blog.sina.com.cn/s/blog_75259f2f01010sax.html