十分頻電路圖

『壹』 數字電路中十分頻器的工作原理

其實就是時鍾信抄號每翻轉十次，分頻電路翻轉一次。這個用加法器就能實現了。
時鍾接到加法器的時鍾信號上，原始時鍾信號每翻轉一次，加法器計數一次，加法器計數到10（10還是5.。。記不清。。。反正就是倍頻。。。。），你讓輸出信號翻轉就可以了，這樣輸出信號就是10分頻。
所以只要一個加法器，和一個檢測電路，每當檢測到加法器輸出為10的時候，讓D觸發器翻轉一次就可以了，同時讓加法器清零。再計滿十次再翻轉。
至於檢測電路就簡單啦，10嘛，就是1010啦，一個與門結第二位和最高位。

『貳』 音箱分頻器電路圖冊

詳解幾款常用分頻器及音箱分頻器電路圖

來源：電子發燒友網 作者：wuzhan2016年10月27日 15:22

[導讀]雖然中頻單元的有效頻響寬達800Hz~10kHz，L2、L3與C2、C 3組成的帶通濾波器僅取其1.5~6kHz的一段頻帶，這也是它的黃金頻段。L4、C4構成的高通濾波器將YDQG5-14的分頻點定為6kHz，本單元的下限截止頻率也取得較高，將更加輕松自如地在高頻段發揮它的特長。

如下圖所示的是一款簡單的分頻器電路圖。其中L1與C1組成的低通濾波器將200-54的分頻點選在1.5kHz，這里將它的分頻點適當提高，主要是單元特性好，更重要是音頻的功率多半都集中在中低頻，適當提高低頻單元的截止頻率，可以充分發揮單元特長，給出的聲音將更加飽滿有力度。如果分頻點過低，不但喪失了單元優勢，反而還會加重中頻單元的負擔，引起振幅過載、失真增大等弊病。

雖然中頻單元的有效頻響寬達800Hz~10kHz，L2、L3與C2、C 3組成的帶通濾波器僅取其1.5~6kHz的一段頻帶，這也是它的黃金頻段。L4、C4構成的高通濾波器將YDQG5-14的分頻點定為6kHz，本單元的下限截止頻率也取得較高，將更加輕松自如地在高頻段發揮它的特長。由於合理的選擇分頻點，3個單元各自都工作在聲效率最高的頻帶，故系統的綜合靈敏度也要比各單元的平均特性靈敏度高出1~2dB.

此分頻器元件少，電路也很簡單，對於分頻電容器最起碼的要求是高頻特性好，耗損及容量誤差小。目前的聚丙烯CBB無極性電容器的耗損角正切值僅為0.08% ~0.1% ，高頻性能優異，體積小、無感、價廉，完全能勝任Hi-Fi系統分頻電路的需要。本音箱選用耐壓為63V的CBB21、CBB22電容器，9.4 uF的用2隻4.7 uF的並聯即可。

『叄』 Quatus ii如何製作10分頻（20 50分頻）電路啊🍃

F 輸出，就是十分頻信號；

『肆』 用cd4046 做一個10倍頻的電路，最好附帶一張電路圖。謝謝

上圖是100倍頻電路，CD4518做兩級10分頻。

將CD4046的3腳改接CD4518的1Q4（6腳）就只使用一級10分頻，整個電路就是10倍頻。

『伍』 用verilog編寫LED循環顯示控制電路(數字電子技術) 分不是問題....

設計題目：數字鍾的設計與模擬二．設計要求： （1）設計一個有「時」、「分」、「秒」（12小時59分59秒）顯示，且有校時功能的電子鍾； （2）顯示採用六隻LED數碼管分別顯示時分秒； （3）時間的小時、分可手動調整； （4）採用+5V電源供電。三．題目分析： 根據題目，我們可以分析出：數字電子鍾是由多塊數字集成電路構成的，其中有振盪器，分頻器，校時電路，計數器，解碼器和顯示器六部分組成。振盪器和分頻器組成標准秒信號發生器，不同進制的計數器產生計數，解碼器和顯示器進行顯示，通過校時電路實現對時，分的校準。 1）振盪器又包括由集成電路555與RC組成的多諧振盪器，用石英晶體構成的振盪器和由邏輯門與RC組成的時鍾源振盪器。三種方案如下圖所示：方案一：由集成電路定時器555與RC組成的多諧振盪器作為時間標准信號源。 555與RC組成的多諧振盪器圖 方案二:振盪器是數字鍾的核心。振盪器的穩定度及頻率的精確度決定了數字鍾計時的准確程度，通常選用石英晶體構成振盪器電路。石英晶體振盪器的作用是產生時間標准信號。因此，一般採用石英晶體振盪器經過分頻得到這一時間脈沖信號。 石英晶體振盪器圖方案三：由集成邏輯門與RC組成的時鍾源振盪器。 門電路組成的多諧振盪器圖集成電路555與RC組成的多諧振盪器電路：如果精度要求不高，則可以採用由集成電路定時器555與RC組成的多諧振盪器。如上圖所示。設振盪頻率f=1KHz，R為可調電阻，微調R1可以調出1KHz輸出。石英晶體振盪電路:採用的32768晶體振盪電路,其頻率為32768Hz,然後再經過15分頻電路可得到標準的1Hz的脈沖輸出.R的阻值,對於TTL門電路通常在0.7～2KΩ之間;對於CMOS門則常在10～100MΩ之間。由門電路組成的多諧振盪器的振盪周期不僅與時間常數RC有關，而且還取決於門電路的閾值電壓VTH，由於VTH容易受到溫度、電源電壓及干擾的影響，因此頻率穩定性較差，只能用於對頻率穩定性要求不高的場合。綜上所述，因為本電路對精度沒有較高的要求，因此，我們選用由集成電路555與RC組成的多諧振盪器。 2）校時器的方案有如下兩種：方案一：通常，校正時間的方法是：首先截斷正常的計數通路，然後再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端，校正好後，再轉入正常計時狀態即可。根據要求，數字鍾應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，並採用正常計時信號與校正信號可以隨時切換的電路接入其中。圖1所示為所設計的校時電路。 圖 1方案一校正電路圖 方案二：校準電路由基本RS觸發器和「與」門組成，基本RS觸發器的功能是產生單脈沖，主要作用是起防抖動作用。未撥動開關K時，「與非」門G2的一個輸入端接地，基本RS觸發器處於「1」狀態，這是數字鍾正常工作，「分」進位脈沖能進入「分」計數器。撥動開關K時，「與非」門G1的一個輸入端接地，於是基本RS觸發器轉為「0」狀態。秒狀態可以直接進入「分」計數器，而「分」進位脈沖被阻止進入，因而能較快地校準分計數器的計數值。校準後，將校正開關恢復原位，數字鍾繼續進行正常計時工作。 圖 2 方案二校正電路通過比較可知，方案一和方案二相比，防抖動措施更好，更完備，但電路也更為復雜，成本也更高，通過比較選擇方案一，既能實現防抖動功能，做出事物也更經濟一些。四．總體方案： 本電路是以555定時器組成多諧振盪器作為頻率發生器，多諧振盪器產生1000HZ的振盪波，經過分頻器分頻，分解成1HZ的脈沖波，隨後經過秒計數器，秒計時器是60進制計數器，當計數器計數到60時產生進位脈沖，到分計數器。分計數器也是60進制計數器，當分計數器計數到60時，再次產生更高一級的進位脈沖，脈沖送到時計數器，實現了分向時的進位。當需要進行校時時，打開對應的開關，進行對應位置上的校時，此時計數進位脈沖無效。而計數器的工作是通過外接時鍾脈沖CP的作用下,秒的個位加法計數器開始記數，通過解碼器和數碼顯示管顯示數字即計數器。當經過10個脈沖信號後，秒個位計數器完成一次循環，秒十位計數器的CP與秒個位計數器的CP同步,秒個位計數器的Qcc使得秒十位的P和T端同時為1,從而秒十位開始計數，秒十位計數器工作1次，通過解碼器和數碼顯示管，秒十位數字加1。當經過60個脈沖信號，秒部分完成一個周期，分鍾個位計數器的CP通過秒十位計數器的Q2Q1與非得到脈沖，分鍾個位計數器工作一次，通過解碼器和數碼顯示管，分鍾的個位數字加1。分部分的工作方式與秒部分完全相同。當經過3600個脈沖信號，分鍾部分完成一個周期，小時個位計數器的CP通過分十位計數器的Q2Q1與非得到脈沖，小時個位計數器工作一次，通過解碼器和數碼顯示管，小時的個位數字加1。當小時個位部分完成一個周期，小時十位計數器的CP與小時個位計數器的CP同步, 小時個位計數器的Qcc使得小時十位的P和T端同時為1,從而小時十位開始計數，小時十位計數器工作1次，通過解碼器和數碼顯示管，小時的十位數字加1。當小時十位部分計數到2同時小時的個位部分計數到4，小時個位計數器的清零端和十位計數器的清零端通過小時個位計數器的Q2和小時十位計數器的Q1與非得到信號，小時部分清零，從而完成了1次24小時計時。五．具體實現： (1) 數字時鍾基本原理的邏輯框圖如下圖3所示： 由圖3我們可以看出，振盪器產生的信號經過分頻器作為產生秒脈沖，秒脈沖送入計數器，計數結果經過「時」、「分」、「秒」，解碼器，顯示器顯示時間。其中振盪器和分頻器組成標准秒脈沖信號發生器，由不同進制的計數器，解碼器和顯示電路組成計時系統。秒信號送入計數器進行計數，把累計的結果以「時」，「分」、「秒」的數字顯示出來。「時」顯示由二十四進制計數器，解碼器，顯示器構成；「分」、「秒」顯示分別由六十進制的計數器，解碼器，顯示器構成；校時電路實現對時，分的校準。 (2)數字鍾的原理圖如附一圖所示，其功能原理均與系統方框圖的一致。六．各部分定性說明以及定量計算： 1.振盪器秒發生電路---振盪器是計時器的核心，振盪器的穩定度和頻率的精確度決定了計時器的准確度。一般來說，振盪器的頻率越高，計時精度就越高，但耗電量將越大。所以，在設計電路時要根據需要而設計出最佳電路。在此設計中，我採用的是精度不高的，由集成電路555與RC組成的多諧振盪器。其具體電路如下圖4所示： 圖4 振盪器電路圖 555定時器是一個模擬與數字混合型的集成電路。555定時器是一種應用極為廣泛的中規模集成電路。該電路使用靈活、方便，只需外接少量的阻容元件就可以構成單穩、多諧和施密特觸發器。因而廣泛用於信號的產生、變換、控制與檢測。 目前生產的定時器有雙極型和CMOS兩種類型，其型號分別有NE555(或5G555)和C7555等多種。它們的結構及工作原理基本相同。通常，雙極型定時器具有較大的驅動能力，而CMOS定時器具有低功耗、輸入阻抗高等優點。555定時器工作的電源電壓很寬，並可承受較大的負載電流。雙極型定時器電源電壓范圍為5～16V，最大負載電流可達200mA；CMOS定時器電源電壓范圍為3～18V，最大負載電流在4mA以下。 555的引腳圖如下圖5所示： 圖5 555的內部電路和功能如下圖6所示： 圖6 上面圖6 是555定時器內部組成框圖。它主要由兩個高精度電壓比較器A1、A2，一個RS觸發器，一個放電三極體和三個5KΩ電阻的分壓器而構成。它的各個引腳功能如下： 1腳：外接電源負端VSS或接地，一般情況下接地。 8腳：外接電源VCC，雙極型時基電路VCC的范圍是4.5 ~ 16V，CMOS型時基電路VCC的范圍為3 ~ 18V。一般用5V。 3腳：輸出端Vo 2腳： 低觸發端 6腳：TH高觸發端 4腳： 是直接清零端。當 端接低電平，則時基電路不工作，此時不論 、TH處於何電平，時基電路輸出為「0」，該端不用時應接高電平。 5腳：VC為控制電壓端。若此端外接電壓，則可改變內部兩個比較器的基準電壓，當該端不用時，應將該端串入一隻0.01μF電容接地，以防引入干擾。 7腳：放電端。該端與放電管集電極相連，用做定時器時電容的放電。在1腳接地，5腳未外接電壓，兩個比較器A1、A2基準電壓分別為 的情況下，其功能如下表： 555定時器的功能表清零端 高觸發端TH 低觸發端 Qn+1 放電管T 功能 0 0 導通 直接清零 1 0 導通 置0 1 1 截止 置1 1 Qn 不變 保持 接通電源後，電容C1被充電，vC上升，當vC上升到大於2/3VCC時，觸發器被復位，放電管T導通，此時v0為低電平，電容C1通過R2和T放電，使vC下降。當vC下降到小於1/3VCC時，觸發器被置位，v0翻轉為高電平。電容器C1放電結束,所需的時間為 ： 當C1放電結束時，T截止，VCC將通過R1、R2向電容器C1充電，vC由1/3VCC上升到2/3VCC所需的時為： 當vC上升到2/3VCC時，觸發器又被復位發生翻轉，如此周而復始，在輸出端就得到一個周期性的方波，其頻率為 ： 本設計中，由電路圖可知R1、R2和C的值，然後再根據f的公式可以算出：其輸出的頻率為f=1KHz. 2.分頻器分頻器的功能主要有兩個：一個是產生標准秒脈沖信號；二是提供功能擴展電路所需要的信號，如仿電台報時用的1000Hz的高音頻信號和500Hz的低音頻信號等。本設計中，由於振盪器產生的信號頻率太高，要得到標準的秒信號，就需要對所得的信號進行分頻。這里所採用的分頻電路是由3個總規模計數器74LS90來構成的3級1/10分頻。其電路圖如下圖7所示: 圖7 分頻器電路圖 74LS90的引腳圖及其功能圖如下圖所示： 74LS90引腳圖 74LS90 功能表 3.計數器本設計所採用的是十進制計數器74SL160，根據時分秒各個部分的的不同功能，設計成不同進制的計數器。秒的個位，需要10進制計數器，十位需6進制計數器（計數到59時清零並進位），秒部分設計與分鍾的設計完全相同；時部分的設計為當時鍾計數到24時，使計數器的小時部分清零，從而實現整體循環計時的功能。 74LS160功能表和真值表如下表1和表2所示： 表1 輸入 輸出 (CR) ? (LD) ? CTT CTP CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 × × × × × × × × 0 0 0 0 1 0 × × ↑ D0 D1 D2 D3 D0 D1 D2 D3 1 1 1 1 ↑ × × × × 計數 1 1 0 × × × × × × 觸發器保持，CO=0 1 1 × 0 × × × × × 保持 表2 74LS160的真值表 CLK Q Q Q Q 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 0 0 0 0 74LS160的引腳介紹如下表3所示：表3 74LS160邏輯符號 各引腳頓的名稱 D D D D 置數端 Q Q Q Q 輸出端 EP ET 工作狀態控制端 LD 預置數控制端 RD 非同步置零（復位）端 CO 進位輸出端 CLK 信號輸入端 計數部分：利用74LS160晶元和74LS00晶元組成的計數器，它們採用非同步連接，利用外接標准1Hz脈沖信號進行計數。顯示部分： 將六片74LS160的Q0Q1Q2Q3腳分別接到實驗箱上的數碼顯示管上，根據脈沖的個數顯示時間。秒信號經過計數器之後分別得到顯示電路，以便實現用數字顯示時、分、秒的要求，計時電路共分三部分：計秒、計分和計時。其中，計秒和計分都是60進制，而計時為24進制，可以採用十進制計數器74LS160實現24進制、60進制計數器。（1）六十進制計數由分頻器來的秒脈沖信號，首先送到「秒」計數器進行累加計數，秒計數器應完成一分鍾之內秒數目的累加，並達到60秒時產生一個進位信號，所以，選用2片74LS160和一片74LS00組成六十進制計數器，採用反饋歸零的方法來實現六十進制計數。其中，「秒」十位是六進制，「秒」個位是十進制。 秒部分具體設計如圖8所示： 圖8 秒的個位部分為逢十進一，十位部分為逢六進一，從而共同完成60進制計數器，當計數到59時清零並重新開始計數。如圖所示個位1腳接高電平，7腳、9腳及10腳接1，當7腳和10腳同時為1時計數器處於計數工作狀態。個位11腳和秒的十位的2腳相接，十位的9腳、10腳、7腳分別和個位的1腳相接。個位計數器由Q3Q2Q1Q0（0000）2增加到（1001）2時產生進位，從而實現10進制計數和進位功能，秒的十位在計數至0110時由與非門反饋清零實現6進制。分鍾部分設計與秒完全相同。（2）二十四進制計數器：選用2片74LS160和一片74LS00組成24進制計數器，採用反饋歸零的方法來實現24進制計數。當十位為0010且個位為0100時使兩晶元非同步清零。小時部分具體設計如圖9所示： 圖9 4.解碼器、顯示器解碼是指把給定的代碼進行翻譯的過程。計數器採用的碼制不同，解碼電路也不同。74LS48驅動器是與8421BCD編碼計數器配合用的七段解碼驅動器。74LS48配有燈測試LT、動態滅燈輸入RBI，滅燈輸入/動態滅燈輸出BI/RBO,當LT=0時，74LS48出去全1。本系統用七段發光二極體來顯示解碼器輸出的數字，顯示器有兩種：共陽極顯示器或共陰極顯示器。74LS48解碼器對應的顯示器是共陰極顯示器。本實驗採用實驗箱中的74LS48解碼器和共陰極顯示器組成的顯示系統。 5.校時電路數字種啟動後,每當數字鍾顯示與實際時間不符進,需要根據標准時間進行校時。校「秒」時，採用等待校時。校「分」、「時」的原理比較簡單，採用加速校時。對校時電路的要求是 : 1）在小時校正時不影響分和秒的正常計數 。 2）在分校正時不影響秒和小時的正常計數 。如圖10所示，當數字鍾走時出現誤差時，需要校正時間。校時電路實現對「時」「分」「秒」的校準。在電路中設有正常計時和校對位置。本實驗實現「時」「分」的校對。需要注意的是，校時電路是由與非門構成的組合邏輯電路，開關S1或S2為「0」或「1」時，可能會產生抖動，為防止這一情況的發生我們接入一個由RS觸發器組成的防抖動電路來控制。 校時電路圖 圖10 校時開關的功能表如下： 校時開關的功能表 S1 S2 功能 1 1 計數 0 1 校分 1 0 校時 6.整點報時電路 整點報時，只報時不報分。從59分50秒起，每隔2s發出一次信號，連續五次，最後一次結束時即達到正點。其原理圖如下所示： 圖11 電路圖如下圖12所示： 圖12 綜合以上多個電路，將其連接起來，就組成了一個具有時、分、秒計時功能，能夠手動校時、校分，並且整點報時的數字電子鍾。七．實驗模擬：在電子電路計算機模擬軟體Multisim中進行調試和模擬數字電子鍾，得到的模擬電路圖如附二圖所示。由模擬電路實驗知道了當高頻信號經過分頻器後得到標準的秒脈沖信號，進入60進制的「秒」計時，「秒」的分位進入60進制的「分」計時，最後，由分的「時」進位進入24進制的「時」計時。再加上由門電路和開關構成的校時電路對電路的「時」，「分」進行校時，從而得到正確的時間的。八．元器件清單（1）74LS160（ 6片） （2）74LS00（15片）（3）數碼顯示器（6片） （4）74LS90（3片）（5）74LS30（1片） （6）74LS04（1片）（7）74LS02（1片） （8）555計時器（1片）（9）可變電容（1個） （10）電容（2片）（11）蜂鳴器（1個） （12）電阻（2個）（13）數字電路實驗箱 （14）+5V電源若干（15）導線，開關若干。九．設計心得體會 在此次的數字鍾設計過程中，更進一步地熟悉了晶元的結構及掌握了各晶元的工作原理和其具體的使用方法。使我對已學過的電路、數電、模電等電子技術的知識有了更深一步的了解，鍛煉和培養了自己利用已學知識來分析和解決實際問題的能力。對自己以後的學習和工作有很大的幫助。剛開始做這個設計的時候感覺自己什麼都不知道怎麼下手，腦子里比較浮躁和零亂。但通過一段時間的努力，通過重溫數電，模電等電子技術的書籍，還有通過查看相關的設計技術以及一些參考文獻，再加之在老師的指導和周圍同學的幫助下，使我對自己的本設計有了熟練的掌握。在整個的設計過程中我充滿了渴望和用心。記得在精工實習的時候，也是用滿腔的熱情來完成各項實習任務，並在每項實習項目中都達到了優秀的成績。 所以，我相信自己的實際動手能力，並一向的加強自己在這方面的努力。在這次的電子技術設計中亦是如此，用自己的雙手和滿腔的熱情來完成各個環節，不斷的在圖書管查看相關資料和期刊文獻，特別在網路上也收收獲了很多新鮮的東西。這次設計更讓我熟悉了一些常用集成邏輯電路和其相應晶元的使用。雖然，在本設計中所用的方案不是最好的，但我想其中的原理是最基本的；雖然其中可能出現誤差，不過在楊老師的答疑課上，這些問題還是基本解決了。最後，我要衷心的感謝楊老師給了我一次實踐的機會和平時在學習上的莫大幫助，讓我更加深刻地了解和認識到了自己的優點和不足，通過這個課程設計我發現了我好多知識都不熟悉甚至有的東西我根本就不知道，這讓我感到了要學習的東西還有很多很多。因此使我更堅定了在以後的學習中要扎實好基礎，闊廣知識面。碰到的問題越讓人絕望，解決問題之後的喜悅程度就越高。作為工科類的學生，以後工作了難免要碰到許許多多的問題，不要絕望，堅持，直到看到勝利的曙光。 十．參考文獻 李中發主編. 電子技術. 北京：中國水利水電出版社. 毛期儉主編. 數字電路與邏輯設計實驗及應用. 北京: 人民郵電出版社. 呂思忠，施齊雲主編. 數字電路實驗與課程設計. 哈爾濱:哈爾濱工程大學出版社. 閻石主編．數字電子技術基礎（第四版）. 北京：高等教育出版社. 黃智偉主編. 電子電路計算機模擬設計與分析. 北京：電子工業出版社. 程勇主編. Multisim10電路模擬實例講解. 北京： 人名出版社. 彭介華主編. 電子技術課程設計指導. 北京：高等教育出版社. 盧結成、高世忻等編. 電子電路實驗及應用課題設計. 合肥：中國科學技術大學出版社. 梁宗善主編. 電子技術基礎課程設計. 武漢：華中理工大學出版社. 歐陽星明主編. 數字系統邏輯設計. 北京：電子工業出版社. 李中發主編. 電子技術基礎課程設計. 武漢：華中理工大學出版社. 回答時間：2011-10-23 4:19:57

『陸』 如何用jk觸發器實現十分頻電路

十分頻電路也就是相抄當於設計一個十進制的計數器，這在數字電路中是非常典型的問題。可按照如下步驟設計：1.畫出狀態轉移圖 共10個狀態 （可以確定需要4個JK觸發器，因為4個JK觸發器的輸出最多可以表示16個狀態）
2.由狀態轉移圖列寫狀態轉移真值表
3.由狀態轉移真值表，得到各輸出變數的卡偌圖（也可以直接由狀態圖，填寫出各個變數的卡偌圖）
4.由卡偌圖勾畫卡偌圈，從而確定出觸發器的驅動方程，即對應的J、K取值。然後連接觸發器的線路即可。
具體步驟和例題，可以參見西安電子科大出版
《數字電子技術基礎》（第二版）楊頌華主編 第6章 時序電路的分析與設計