設計功能電路

㈠ 試用8選1數據選擇器和門電路設計一個多功能電路，盡量帶上電路圖，晶元最好可以用74ls151，

74ls151是8選1數據抄選擇器，但功能表襲中只要求四種功能，所以，當成4選1數據選擇器用，只用前4個數據輸入端X0~X3，選擇變數就是EF。功能一是異或門，用74LS86，功能二是同或門，沒有同或門電路，異或門加一個非門就是同或門，功能三是與非門，用74LS00，功能 四是或非門，用74LS02。四種功能 的輸入變數是A，B。按要求畫出的邏輯圖如下，這也是模擬圖，經模擬測試通過的。這是正確的答案，請採納。

㈡ 用74LS153及適當門電路實現一位全加器功能電路，寫出設計過程，記錄實驗結果

根據全加器真值表，可寫出和S，高位進位CO的邏輯函數。
A1A0作為兩個輸入變數，即加數和被加數A、B，D0～D3為第三個輸入變數，即低位進位CI，1Y為全加器的和S，2Y全加器的高位進位CO，則可令數據選擇器的輸入為：A1=A,A0=B,1DO=1D3=CI，1D1=1D2=CI反，2D0=0,2D3=1,2D1=2D2=CI，1Q=S1,2Q=CO;
可以根據管腳所對應的連接電路

㈢ 具有倒計數顯示功能的定時開關電路設計

用數字電路實現搶答器
一、設計目標
設計一個帶有用戶選手按下後，其他用戶選手按下無效，同時，響警報、顯示是誰按下的。由主持人開關復位的搶答器。
二、 基本功能
我設計的搶答器有如下功能：有人按下時，顯示是誰按下的。同時，其他人再按下時電路不做任何處理。也就是說，如果有人按下以後，別人再按的話電路既不會顯示是他按下的。
三、搶答器的組成
搶答器的一般構成框圖如圖2-1所示。它主要由開關陣列電路、觸發鎖存電路、編碼器、7段顯示器幾部分組成。下面逐一給予介紹。
（1）開關陣列電路
該電路由多路開關所組成，每一競賽者與一組開關相對應。開關應為常開型，當按下開關時，開關閉合；當松開開關時，開關自動彈出斷開。
（2）觸發鎖存電路
當某一開關首先按下時，觸發鎖存電路被觸發，在輸出端產生相應的開關電平信息，同時為防止其它開關隨後觸發而產生紊亂，最先產生的輸出電平變化又反過來將觸發電路鎖定。若有多個開關同時按下時，則在它們之間存在著隨機競爭的問題，結果可能是它們中的任一個產生有效輸出。
（3）編碼器
編碼器的作用是將某一開關信息轉化為相應的8421BCD碼，以提供數字顯示電路所需要的編碼輸入。

圖3-1 搶答器的組成框圖
（4）7段顯示解碼器
解碼驅動電路將編碼器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態，並且為保證數碼管正常工作提供足夠的工作電流。
（5）數碼顯示器
數碼管通常有發光二極體（LED）數碼管和液晶（LCD）數碼管。本設計提供的為LED數碼管。
四、搶答器的工作原理
(1)開關陣列電路
圖1.2所示為8路開關陣列電路，從圖上可以看出其結構非常簡單。電路中，R1～R8為上拉和限流電阻。當任一開關按下時，相應的輸出為低電平，否則為高電平。

圖4-1 開關陣列電路
（2)觸發鎖存電路
圖3-1所示為8路觸發鎖存電路。
圖中，74HC373為8D鎖存器，一開始，當所有開關均未按下時，鎖存器輸出全為高電平，經8輸入與非門和非門後的反饋信號仍為高電平，該信號作為鎖存器使能端控制信號，使鎖存器處於等待接收觸發輸入狀態；當任一開關按下時，輸出信號中必有一路為低電平，則反饋信號變為低電平，鎖存器剛剛接收到的開關被鎖存，這時其它開關信息的輸入將被封鎖。由此可見，觸發鎖存電路具有時序電路的特徵，是實現搶答器功能的關鍵。
(3)編碼器
如圖4-3所示，74HC147H為10－4線優先（高位優先）編碼器，當任意輸入為低電平時，輸出為相應的輸入編號的8421碼（BCD碼）的反碼。

圖4-2 8路觸發鎖存電路。

圖4-3 10－4線優先編碼器
(4)解碼驅動及顯示單元
編碼器實現了對開關信號的編碼並以BCD碼的形式輸出。為了將編碼顯示出來，需用顯示解碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流。一般這種解碼通常稱為7段解碼顯示驅動器。常用的7段解碼顯示驅動器有CD4511等。
數碼顯示器件中的液晶數碼管價格較高，驅動較復雜，並且僅能工作於有外界光線的場合，所以使用較少。大多情況下使用的是LED數碼管。平時使用較多的LED數碼有單字和雙字之分。
LED數碼管尺寸有大有小，一般小的數碼管每個數字筆畫為一個發光二極體，而尺寸較大的數碼管一個筆畫可能是多個發光二極體串接而成的，這時一般無法直接用解碼驅動器直接驅動（其輸出高電平一般為3V左右）。
(5)解鎖電路
當觸發鎖存電路被觸發鎖存後，若要進行下一輪的重新搶答，則需將鎖存器解鎖。可將使能端強迫置1或置0（根據具體情況而定），使鎖存順處於等待歉收狀態即可。
五、改進、簡化設計
（1）功能簡介
搶答器同時供8名選手或8個代表隊比賽，分別用8個按鈕S0 ~ S7表示。設置一個系統清除和搶答控制開關S，該開關由主持人控制。
搶答器具有鎖存與顯示功能。即選手按動按鈕，鎖存相應的編號，並在LED數碼管上顯示，同時揚聲器發出報警聲響提示。選手搶答實行優先鎖存，優先搶答選手的編號一直保持到主持人將系統清除為止。
搶答器具有定時搶答功能，且一次搶答的時間由主持人設定（如30秒）。當主持人啟動"開始"鍵後，定時器進行減計時，同時揚聲器發出短暫的聲響，聲響持續的時間0.5秒左右。
參賽選手在設定的時間內進行搶答，搶答有效，定時器停止工作，顯示器上顯示選手的編號和搶答的時間，並保持到主持人將系統清除為止。
如果定時時間已到，無人搶答，本次搶答無效，系統報警並禁止搶答，定時顯示器上顯示00。
（2）設計原理圖
如圖2-1所示為總體方框圖。其工作原理為：接通電源後，主持人將開關撥到"清除"狀態，搶答器處於禁止狀態，編號顯示器滅燈，定時器顯示設定時間；主持人將開關置開始"狀態，宣布"開始"搶答器工作。定時器倒計時，揚聲器給出聲響提示。
選手在定時時間內搶答時，搶答器完成：優先判斷、編號鎖存、編號顯示、揚聲器提示。當一輪搶答之後，定時器停止、禁止二次搶答、定時器顯示剩餘時間。如果再次搶答必須由主持人再次操作"清除"和"開始"狀態開關。

圖5-1 總體設計
（3）電路設計

（1）

（2）
圖5-2 完整電路
搶答器電路參考電路如圖5-2所示。
該電路完成兩個功能：一是分辨出選手按鍵的先後，並鎖存優先搶答者的編號，同時解碼顯示電路顯示編號；二是禁止其他選手按鍵操作無效。工作過程：開關S置於"清除"端時，RS觸發器的
端均為0，4個觸發器輸出置0，使74LS148的 ＝0，使之處於工作狀態。當開關S置於"開始"時，搶答器處於等待工作狀態，當有選手將鍵按下時（如按下S5），74LS148的輸出 經RS鎖存後，1Q=1, =1,74LS48處於工作狀態，4Q3Q2Q=101,經解碼顯示為"5"。
此外，1Q＝1，使74LS148 ＝1，處於禁止狀態，封鎖其他按鍵的輸入。當按鍵松開即按下時，74LS148的 此時由於仍為1Q＝1，使 ＝1，所以74LS148仍處於禁止狀態，確保不會出二次按鍵時輸入信號，保證了搶答者的優先性。
如有再次搶答需由主持人將S開關重新置;清除"然後再進行下一輪搶答。74LS148為8線－3線優先編碼器，表5-1為其功能表。
表5-1功能表

由節目主持人根據搶答題的難易程度，設定一次搶答的時間，通過預置時間電路對計數器進行預置，計數器的時鍾脈沖由秒脈沖電路提供。
可預置時間的電路選用十進制同步加減計數器74LS192進行設計，具體電路如圖4-4所示。（3）報警電路由555定時器和三極體構成的報警電路如圖5-4所示。
其中555構成多諧振盪器，振盪頻率fo＝1．43／〔（RI＋2R2）C〕，其輸出信號經三極體推動揚聲器。PR為控制信號，當PR為高電平時，多諧振盪器工作，反之，電路停振。
本電路給出了所有相關電路，對於發聲報警電路只有左下角555電路。時序控制電路是搶答器設計的關鍵，它要完成以下三項功能：
1、主持人將控制開關撥到"開始"位置時，揚聲器發聲，搶答電路和定時電路進人正常搶答工作狀態。
2、當參賽選手按動搶答鍵時，揚聲器發聲，搶答電路和定時電路停止工作。
3、當設定的搶答時間到，無人搶答時，揚聲器發聲，同時搶答電路和定時電路停止工作。工作原理：當555電路的到信號後，開始產生高低電壓不同的方波，這些方波從555電路的輸出端出來，經過510歐姆的保護電阻進入放大電路。信號經過放大後，再傳給揚聲器，這時信號已經不再是方波，而是一種連續變化的一種類似於簡諧波的電信號。但是他的頻率還是和555電路的輸出端的頻率一樣。

圖5-4 定時電路

圖5-5揚聲器設計
根據上面的功能要求，設計的時序控制電路如4-5圖所示。
圖中，門G1的作用是控制時鍾信號CP的放行與禁止，門G2的作用是控制74LS148的輸人使能端 。圖11、4的工作原理是：主持人控制開關從"清除"位置撥到"開始"位置時，來自於圖5-5中的74LS279的輸出 1Q=0，經G3反相， A＝1，則時鍾信號CP能夠加到74LS192的CPD時鍾輸入端，定時電路進行遞減計時。
同時，在定時時間未到時，則"定時到信號"為 1，門G2的輸出 =0，使 74LS148處於正常工作狀態，從而實現功能①的要求。當選手在定時時間內按動搶答鍵時，1Q＝1，經 G3反相， A＝0，封鎖 CP信號，定時器處於保持工作狀態；同時，門G2的輸出 =1，74LS148處於禁止工作狀態，從而實現功能②的要求。當定時時間到時，則"定時到信號"為0， =1，74LS148處於禁止工作狀態，禁止選手進行搶答。
同時， 門G1處於關門狀態，封鎖 CP信號，使定時電路保持00狀態不變，從而實現功能③的要求。集成單穩觸發器74LS121用於控制報警電路及發聲的時間。
（4）需要器材：
1.數字實驗箱。
2. 集成電路74LS148 1片，74LS279 1片，74LS48 3片，74LS192 2片，NE555 2片，74LS00 1片，74LS121 1片。
3. 電阻 510Ω 2隻，1KΩ 9隻，4.7kΩ l只，5.1kΩ l只，100kΩ l只，10kΩ 1隻， 15kΩ 1隻， 68kΩ l只。
4.電容 0.1uF 1隻，10uf 2隻，100uf 1隻。
5. 三極體 3DG12 1隻。
6. 其它：發光二極體2隻，共陰極顯示器3隻。
六、其他設計思路
電路設計的思路方法多樣可以滿足不同需求。 而且我還考慮了很多不同的設計思路，這些不同的思路，他們所用到的器件也不同。下面的內容是我參考的其他的大致的設計方法
使用JK觸發器實現用戶選手的信號輸入和電路的鎖存，使一個用戶選手輸入信號後其他選手輸入信號不再有效。在使用戶選手輸入信號的鎖存電路組的輸出信號，也就是JK觸發器組的輸出信號作為二-十進制解碼器的輸入信號產生十進制8421信號。
這個過程可以採用一些與非門電路完成也可以採用7442二-十進制解碼器或者74148優先編碼器他們都可以達到輸入單信號，輸出8421十進制信號的目的完成信號轉換的作用。為完成下一個步驟做准備。
在完成上兩個步驟以後，就可以將得到的8421十進制信號傳送給顯示解碼器用來顯示數字，這給數字應該是用戶選手的序列號，來表示是誰按下的。這樣，就可以實現一個新功能了。
同時，可以從很多地方取輸出信號，傳送給555電路用來產生一定頻率的方波信號。這種頻率應該是人類耳朵能夠分辨的頻率，超過或低於這個頻率范圍，普通人就聽不見了，那麼這種電路的設計就失去了意義。
從這個555電路傳出來的方波信號，在通過保護電阻後，送到放大電路，將信號放大。這時，到達放大電路輸出端的信號已經變成一種簡諧波，不再是方波。在將輸出端信號中的直流成分通過電容器予以去掉，就可以將信號送到蜂鳴器了。這時蜂鳴器也能發出聲音了。就又實現了一個功能。
從任意一個能用的輸出端例如從555電路的輸入端取信號送到一個發光二極體，就可以實現如果有人按下以後，就發光的功能。也可以在送到一個放大電路上，接上一個功率較大的發光器件上，使得發光效果更明顯。
另外，二-十進制轉換器也可以用一些與非門來完成。如圖6-1

圖6-1 2-10進制轉換電路
七、學年設計總結
實習給了我們一個很好的提高動手能力的機會。平常我們只是在頭腦中去抽象的記憶、理解那些課本上的理論知識。有的理論知識很好懂，但是有的理論知識確是晦澀難懂的，甚至只是靠自己的死記硬背去記住。但是我們都知道，那樣的記憶只是一時的，很快你就會忘記。而這次的實習卻給了我們一個在實踐中靈活運用知識的機會，我們通過在實踐中發現問題，進而去書本中找相關的知識去解決問題，從而鞏固了理論知識。那樣的知識是你從根本上去認識它，理解它，所以你的記憶時間會很長。

㈣ 電路設計的設計流程

一般PCB基本設計流程如下：前期准備--PCB結構設計--PCB布局--布線--布線優化和絲印--網路和DRC檢查和結構檢查--製版。
第一：前期准備。這包括准備元件庫和原理圖。「工欲善其事，必先利其器」，要做出一塊好的板子，除了要設計好原理之外，還要畫得好。在進行PCB設計之前，首先要准備好原理圖SCH的元件庫和PCB的元件庫。元件庫可以用peotel自帶的庫，但一般情況下很難找到合適的，最好是自己根據所選器件的標准尺寸資料自己做元件庫。原則上先做PCB的元件庫，再做SCH的元件庫。PCB的元件庫要求較高，它直接影響板子的安裝；SCH的元件庫要求相對比較松，只要注意定義好管腳屬性和與PCB元件的對應關系就行。PS：注意標准庫中的隱藏管腳。之後就是原理圖的設計，做好後就准備開始做PCB設計了。
第二：PCB結構設計。這一步根據已經確定的電路板尺寸和各項機械定位，在PCB設計環境下繪制PCB板面，並按定位要求放置所需的接插件、按鍵/開關、螺絲孔、裝配孔等等。並充分考慮和確定布線區域和非布線區域（如螺絲孔周圍多大范圍屬於非布線區域）。
第三：PCB布局。布局說白了就是在板子上放器件。這時如果前面講到的准備工作都做好的話，就可以在原理圖上生成網路表（Design--CreateNetlist），之後在PCB圖上導入網路表（Design--LoadNets）。就看見器件嘩啦啦的全堆上去了，各管腳之間還有飛線提示連接。然後就可以對器件布局了。一般布局按如下原則進行：
①．按電氣性能合理分區，一般分為：數字電路區(即怕干擾、又產生干擾)、模擬電路區
(怕干擾)、功率驅動區（干擾源）；
②．完成同一功能的電路，應盡量靠近放置，並調整各元器件以保證連線最為簡潔；同時，調整各功能塊間的相對位置使功能塊間的連線最簡潔；
③．對於質量大的元器件應考慮安裝位置和安裝強度；發熱元件應與溫度敏感元件分開放置，必要時還應考慮熱對流措施；
④．I/O驅動器件盡量靠近印刷板的邊、靠近引出接插件；
⑤．時鍾產生器（如：晶振或鍾振）要盡量靠近用到該時鍾的器件；
⑥．在每個集成電路的電源輸入腳和地之間，需加一個去耦電容（一般採用高頻性能好的獨石電容）；電路板空間較密時，也可在幾個集成電路周圍加一個鉭電容。
⑦．繼電器線圈處要加放電二極體（1N4148即可）；
⑧．布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉
——需要特別注意，在放置元器件時，一定要考慮元器件的實際尺寸大小（所佔面積和高度）、元器件之間的相對位置，以保證電路板的電氣性能和生產安裝的可行性和便利性同時，應該在保證上面原則能夠體現的
前提下，適當修改器件的擺放，使之整齊美觀，如同樣的器件要擺放整齊、方向一致，不能擺得「錯落有致」。這個步驟關繫到板子整體形象和下一步布線的難易程度，所以一點要花大力氣去考慮。布局時，對不太肯定的地方可以先作初步布線，充分考慮。
第四：布線。布線是整個PCB設計中最重要的工序。這將直接影響著PCB板的性能好壞。在PCB的設計過程中，布線一般有這么三種境界的劃分：首先是布通，這時PCB設計時的最基本的要求。如果線路都沒布通，搞得到處是飛線，那將是一塊不合格的板子，可以說還沒入門。其次是電器性能的滿足。這是衡量一塊印刷電路板是否合格的標准。這是在布通之後，認真調整布線，使其能達到最佳的電器性能。接著是美觀。假如你的布線布通了，也沒有什麼影響電器性能的地方，但是一眼看過去雜亂無章的，加上五彩繽紛、花花綠綠的，那就算你的電器性能怎麼好，在別人眼裡還是垃圾一塊。這樣給測試和維修帶來極大的不便。布線要整齊劃一，不能縱橫交錯毫無章法。這些都要在保證電器性能和滿足其他個別要求的情況下實現，否則就是捨本逐末了。布線時主要按以下原則進行：
①．一般情況下，首先應對電源線和地線進行布線，以保證電路板的電氣性能。在條件允許的范圍內，盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：地線>電源線>信號線，通常信號線寬為：0.2～0.3mm，最細寬度可達0.05～0.07mm，電源線一般為1.2～2.5mm。對數字電路的PCB可用寬的地導線組成一個迴路,即構成一個地網來使用（模擬電路的地則不能這樣使用）
②．預先對要求比較嚴格的線（如高頻線）進行布線，輸入端與輸出端的邊線應避免相鄰平行，以免產生反射干擾。必要時應加地線隔離，兩相鄰層的布線要互相垂直，平行容易產生寄生耦合。
③．振盪器外殼接地，時鍾線要盡量短，且不能引得到處都是。時鍾振盪電路下面、特殊高速邏輯電路部分要加大地的面積，而不應該走其它信號線，以使周圍電場趨近於零；
④．盡可能採用45o的折線布線，不可使用90o折線，以減小高頻信號的輻射；（要求高的線還要用雙弧線）
⑤．任何信號線都不要形成環路，如不可避免，環路應盡量小；信號線的過孔要盡量少；
⑥．關鍵的線盡量短而粗，並在兩邊加上保護地。
⑦．通過扁平電纜傳送敏感信號和雜訊場帶信號時，要用「地線-信號-地線」的方式引出。
⑧．關鍵信號應預留測試點，以方便生產和維修檢測用
⑨．原理圖布線完成後，應對布線進行優化；同時，經初步網路檢查和DRC檢查無誤後，對未布線區域進行地線填充，用大面積銅層作地線用,在印製板上把沒被用上的地方都與地相連接作為地線用。或是做成多層板，電源，地線各佔用一層。
——PCB布線工藝要求
①．線
一般情況下，信號線寬為0.3mm(12mil)，電源線寬為0.77mm(30mil)或1.27mm(50mil)；線與
線之間和線與焊盤之間的距離大於等於0.33mm(13mil)，實際應用中，條件允許時應考慮加大距離；布線密度較高時，可考慮（但不建議）採用IC腳間走兩根線，線的寬度為0.254mm(10mil)，線間距不小於0.254mm(10mil)。
特殊情況下，當器件管腳較密，寬度較窄時，可按適當減小線寬和線間距。
②．焊盤（PAD）
焊盤（PAD）與過渡孔（VIA）的基本要求是：盤的直徑比孔的直徑要大於0.6mm；例如，通用插腳式電阻、電容和集成電路等，採用盤/孔尺寸1.6mm/0.8mm（63mil/32mil），插座、插針和二極體1N4007等，採用1.8mm/1.0mm（71mil/39mil）。實際應用中，應根據實際元件的尺寸來定，有條件時，可適當加大焊盤尺寸；PCB板上設計的元件安裝孔徑應比元件管腳的實際尺寸大0.2～0.4mm左右。
③．過孔（VIA）
一般為1.27mm/0.7mm(50mil/28mil)；
當布線密度較高時，過孔尺寸可適當減小，但不宜過小，可考慮採用1.0mm/0.6mm(40mil/24mil)。
④．焊盤、線、過孔的間距要求
PADandVIA：≥0.3mm（12mil）
PADandPAD：≥0.3mm（12mil）
PADandTRACK：≥0.3mm（12mil）
TRACKandTRACK：≥0.3mm（12mil）
密度較高時：
PADandVIA：≥0.254mm（10mil）
PADandPAD：≥0.254mm（10mil）
PADandTRACK：≥0.254mm（10mil）
TRACKandTRACK：≥0.254mm（10mil）
第五：布線優化和絲印。「沒有最好的，只有更好的」！不管你怎麼挖空心思的去設計，等你畫完之後，再去看一看，還是會覺得很多地方可以修改的。一般設計的經驗是：優化布線的時間是初次布線的時間的兩倍。感覺沒什麼地方需要修改之後，就可以鋪銅了（Place->polygonPlane）。鋪銅一般鋪地線（注意模擬地和數字地的分離），多層板時還可能需要鋪電源。時對於絲印，要注意不能被器件擋住或被過孔和焊盤去掉。同時，設計時正視元件面，底層的字應做鏡像處理，以免混淆層面。
第六：網路和DRC檢查和結構檢查。首先，在確定電路原理圖設計無誤的前提下，將所生成的PCB網路文件與原理圖網路文件進行物理連接關系的網路檢查（NETCHECK），並根據輸出文件結果及時對設計進行修正，以保證布線連接關系的正確性；網路檢查正確通過後，對PCB設計進行DRC檢查，並根據輸出文件結果及時對設計進行修正，以保證PCB布線的電氣性能。最後需進一步對PCB的機械安裝結構進行檢查和確認。
第七：製版。在此之前，最好還要有一個審核的過程。
PCB設計是一個考心思的工作，誰的心思密，經驗高，設計出來的板子就好。所以設計時要極其細心，充分考慮各方面的因數（比如說便於維修和檢查這一項很多人就不去考慮），精益求精，就一定能設計出一個好板子。

㈤ 電子線路設計的原則，步驟，方法（詳細的）

就一般而言，電子電路的設計方法基本包括：總體方案的選擇、單元電路的確定、元器件的選擇和參數的計算。
一、總體方案的選擇

根據設計的任務、要求和條件，採用具有一定功能的若干電源電路構成一個整體，以實現各項性能指標的過程。此過程的基本步驟是：提出方案、分析比較和做出選擇，一般可用方框圖表示方案的基本原理，必要時可畫出具體的電路，因此應注意：

1、針對關繫到電路全局的主要問題，多提一些不同方案，及並深入分析和比較，做出合理的選擇。 2、各框圖的構成應該考慮到實現的可能性，對關鍵的、沒有絕對的方框中的電路有必要進行設計實驗，以滿足設計要求。

3、方框電路的選擇，啊既然四要考慮數字電路，也要考慮模擬電路，應根據具體問題，提出不同方案充分論證，得到正確的結論。

4、選擇最優設計方案，需要在分析論證和具體設計過程中不斷改進和完善，才能達到"性能可靠，降低成本，減少功耗"的目的，有時可能出現一些反復。但應避免方案上的大反復，以避免浪費人力物力。

二、電源電路設計

在確定單元電路的過程中，首先明確對各單元的要求，擬訂出主要單元電路的性能指標；其次是要注意各單元電路之間的相互配合和連接，不能增加電路的復雜性；最後再分別設計各電源電路的結構形式、元器件的選擇和參數計算等。缺點各單元電路的步驟是：明確要求，選擇電路的和計算參數，再次過程中應考慮以下兩點。

1、可自行設計也可直接引用已成型的單元電路，但不能盲目照搬，必要時還要進行某些改動。

2、要明確各電源電路與總體電路的關系，獨立單元電路有時可能從局部考慮更好，但從總局考慮，卻不一定合理。因此，應注意從全局出發選擇合適的元器件，組合最好的電路單元。

三、元器件的選擇

從某種意義上講，電子線路的設計，就是選擇最合適的元器件，並不把它們最好的組合起來，因此，如何選擇元器件，也是設計過程的重要一環。在元器件的選擇過程中主要應考慮的問題是：

1、根據具體的要求所選擇的方案中，需要什麼樣的元器件，每個元器件具有那些功能和什麼樣的性能指標。

2、一般應優先選擇集成電路，因集成電路應用廣泛能簡化設計，並使得裝配、調試和維修方便，同時還能減小電子設備的體積和降低成本,提高電子設備的可靠性。對集成電路應明確以下幾點：

① 熟悉集成電路典型產品的型號、性能及價格等，以便選擇合適的集成電路。

②在雙列直插式、扁平式和單列直插式三種常見封裝方式中應以便與裝配、調試和維修原則選擇。

③ 同一種功能的數字集成電路，可能有TTL產品，又有CMOS產品，業務還有ECL產品選擇時應根據他們各自的特點、性能和設計電路要求的應用場合，靈活掌握。如CMOS器件功耗低，供電電源范圍比TTL器件的要求寬。

四、元器件件參數的計算

在電子電路設計過程中，需要計算某些參數，以挑選元器件。具體的要求是：運用分析方法、弄清電路原理和用好計算公式。計算元器件參數時應注意：

1、 格元器件的額定電流、電壓、頻率和功耗等，應在允許的范圍內；在規定的條件下能正常工作，並能使電路達到性能標要求，且留有適當餘量。
2、 計算參數時，對於環境溫度、電網電壓等工作條件應按最不利的情況考慮。

對於晶體三極體的極限參數，如BVCEO一般迎接電源電壓的1.5倍左右考慮。

在保證電路性能的前提條件下，應盡可能的降低成本、功耗、體積和減少元器件的品種等，並為裝配、調試和維修創造便利條件。