導航:首頁 > 電器電路 > 8大門電路

8大門電路

發布時間:2024-06-16 17:54:38

⑴ 試用8選1數據選擇器和門電路設計一個多功能電路,盡量帶上電路圖,晶元最好可以用74ls151,

74ls151是8選1數據抄選擇器,但功能表襲中只要求四種功能,所以,當成4選1數據選擇器用,只用前4個數據輸入端X0~X3,選擇變數就是EF。功能一是異或門,用74LS86,功能二是同或門,沒有同或門電路,異或門加一個非門就是同或門,功能三是與非門,用74LS00,功能 四是或非門,用74LS02。四種功能 的輸入變數是A,B。按要求畫出的邏輯圖如下,這也是模擬圖,經模擬測試通過的。這是正確的答案,請採納。

⑵ 八種邏輯門電路符號是什麼

基本邏輯門電路符號是:

「!」(邏輯非)、「&&」(邏輯與)、「||」(邏輯或)是三種邏輯運算符。

「邏輯與」相當於生活中說的「並且」,就是兩個條件都同時成立的情況下「邏輯與」的運算結果才為「真」。

「門」是這樣的一種電路:它規定各個輸入信號之間滿足某種邏輯關系時,才有信號輸出,通常有下列三種門電路:與門、或門、非門(反相器)。

(2)8大門電路擴展閱讀;

在邏輯中,經常使用一組符號來表達邏輯結構。因為邏輯學家非常熟悉這些符號,他們在使用的時候沒有解釋它們。所以,給學邏輯的人的下列表格,列出了最常用的符號、它們的名字、讀法和有關的數學領域。此外,第三列包含非正式定義,第四列給出簡短的例子。

要注意,在一些情況下,不同的符號有相同的意義,而同一個符號,依賴於上下文,有不同的意義。

⑶ 門電路工作原理

第五節 CMOS邏輯門電路
http://www.fjtu.com.cn/fjnu/courseware/0321/course/_source/web/lesson/char2/j6.htm 看看把

CMOS邏輯門電路是在TTL電路問世之後 ,所開發出的第二種廣泛應用的數字集成器件,從發展趨勢來看,由於製造工藝的改進,CMOS電路的性能有可能超越TTL而成為佔主導地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較,而它的功耗和抗干擾能力則遠優於TTL。此外,幾乎所有的超大規模存儲器件 ,以及PLD器件都採用CMOS藝製造,且費用較低。
早期生產的CMOS門電路為4000系列 ,隨後發展為4000B系列。當前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器,然後介紹其他CMO邏輯門電路。

MOS管結構圖

MOS管主要參數:

1.開啟電壓VT
·開啟電壓(又稱閾值電壓):使得源極S和漏極D之間開始形成導電溝道所需的柵極電壓;
·標準的N溝道MOS管,VT約為3~6V;
·通過工藝上的改進,可以使MOS管的VT值降到2~3V。

2. 直流輸入電阻RGS
·即在柵源極之間加的電壓與柵極電流之比
·這一特性有時以流過柵極的柵流表示
·MOS管的RGS可以很容易地超過1010Ω。

3. 漏源擊穿電壓BVDS
·在VGS=0(增強型)的條件下 ,在增加漏源電壓過程中使ID開始劇增時的VDS稱為漏源擊穿電壓BVDS
·ID劇增的原因有下列兩個方面:
(1)漏極附近耗盡層的雪崩擊穿
(2)漏源極間的穿通擊穿
·有些MOS管中,其溝道長度較短,不斷增加VDS會使漏區的耗盡層一直擴展到源區,使溝道長度為零,即產生漏源間的穿通,穿通後
,源區中的多數載流子,將直接受耗盡層電場的吸引,到達漏區,產生大的ID

4. 柵源擊穿電壓BVGS
·在增加柵源電壓過程中,使柵極電流IG由零開始劇增時的VGS,稱為柵源擊穿電壓BVGS。

5. 低頻跨導gm
·在VDS為某一固定數值的條件下 ,漏極電流的微變數和引起這個變化的柵源電壓微變數之比稱為跨導
·gm反映了柵源電壓對漏極電流的控制能力
·是表徵MOS管放大能力的一個重要參數
·一般在十分之幾至幾mA/V的范圍內

6. 導通電阻RON
·導通電阻RON說明了VDS對ID的影響 ,是漏極特性某一點切線的斜率的倒數
·在飽和區,ID幾乎不隨VDS改變,RON的數值很大 ,一般在幾十千歐到幾百千歐之間
·由於在數字電路中 ,MOS管導通時經常工作在VDS=0的狀態下,所以這時的導通電阻RON可用原點的RON來近似
·對一般的MOS管而言,RON的數值在幾百歐以內

7. 極間電容
·三個電極之間都存在著極間電容:柵源電容CGS 、柵漏電容CGD和漏源電容CDS
·CGS和CGD約為1~3pF
·CDS約在0.1~1pF之間

8. 低頻雜訊系數NF
·雜訊是由管子內部載流子運動的不規則性所引起的
·由於它的存在,就使一個放大器即便在沒有信號輸人時,在輸 出端也出現不規則的電壓或電流變化
·雜訊性能的大小通常用雜訊系數NF來表示,它的單位為分貝(dB)
·這個數值越小,代表管子所產生的雜訊越小
·低頻雜訊系數是在低頻范圍內測出的雜訊系數
·場效應管的雜訊系數約為幾個分貝,它比雙極性三極體的要小

一、CMOS反相器

由本書模擬部分已知,MOSFET有P溝道和N溝道兩種,每種中又有耗盡型和增強型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路。
下圖表示CMOS反相器電路,由兩只增強型MOSFET組成,其中一個為N溝道結構,另一個為P溝道結構。為了電路能正常工作,要求電源電壓VDD大於兩個管子的開啟電壓的絕對值之和,即
VDD>(VTN+|VTP|) 。

1.工作原理

首先考慮兩種極限情況:當vI處於邏輯0時 ,相應的電壓近似為0V;而當vI處於邏輯1時,相應的電壓近似為VDD。假設在兩種情況下N溝道管 TN為工作管P溝道管TP為負載管。但是,由於電路是互補對稱的,這種假設可以是任意的,相反的情況亦將導致相同的結果。
下圖分析了當vI=VDD時的工作情況。在TN的輸出特性iD—vDS(vGSN=VDD)(注意vDSN=vO)上 ,疊加一條負載線,它是負載管TP在 vSGP=0V時的輸出特性iD-vSD。由於vSGP<VT(VTN=|VTP|=VT),負載曲線幾乎是一條與橫軸重合的水平線。兩條曲線的交點即工作點。顯然,這時的輸出電壓vOL≈0V(典型值<10mV ,而通過兩管的電流接近於零。這就是說,電路的功耗很小(微瓦量級)

下圖分析了另一種極限情況,此時對應於vI=0V。此時工作管TN在vGSN=0的情況下運用,其輸出特性iD-vDS幾乎與橫軸重合 ,負載曲線是負載管TP在vsGP=VDD時的輸出特性iD-vDS。由圖可知,工作點決定了VO=VOH≈VDD;通過兩器件的電流接近零值 。可見上述兩種極限情況下的功耗都很低。

由此可知,基本CMOS反相器近似於一理想的邏輯單元,其輸出電壓接近於零或+VDD,而功耗幾乎為零。

2.傳輸特性

下圖為CMOS反相器的傳輸特性圖。圖中VDD=10V,VTN=|VTP|=VT=
2V。由於 VDD>(VTN+|VTP|),因此,當VDD-|VTP|>vI>VTN 時,TN和TP兩管同時導通。考慮到電路是互補對稱的,一器件可將另一器件視為它的漏極負載。還應注意到,器件在放大區(飽和區)呈現恆流特性,兩器件之一可當作高阻值的負載。因此,在過渡區域,傳輸特性變化比較急劇。兩管在VI=VDD/2處轉換狀態。

3.工作速度

CMOS反相器在電容負載情況下,它的開通時間與關閉時間是相等的,這是因為電路具有互補對稱的性質。下圖表示當vI=0V時 ,TN截止,TP導通,由VDD通過TP向負載電容CL充電的情況。由於CMOS反相器中,兩管的gm值均設計得較大,其導通電阻較小,充電迴路的時間常數較小。類似地,亦可分析電容CL的放電過程。CMOS反相器的平均傳輸延遲時間約為10ns。

二、CMOS門電路

1.與非門電路

下圖是2輸入端CMOS與非門電路,其中包括兩個串聯的N溝道增強型MOS管和兩個並聯的P溝道增強型MOS管。每個輸入端連到一個N溝道和一個P溝道MOS管的柵極。當輸入端A、B中只要有一個為低電平時,就會使與它相連的NMOS管截止,與它相連的PMOS管導通,輸出為高電平;僅當A、B全為高電平時,才會使兩個串聯的NMOS管都導通,使兩個並聯的PMOS管都截止,輸出為低電平。

因此,這種電路具有與非的邏輯功能,即
n個輸入端的與非門必須有n個NMOS管串聯和n個PMOS管並聯。

2.或非門電路

下圖是2輸入端CMOS或非門電路。其中包括兩個並聯的N溝道增強型MOS管和兩個串聯的P溝道增強型MOS管。

當輸入端A、B中只要有一個為高電平時,就會使與它相連的NMOS管導通,與它相連的PMOS管截止,輸出為低電平;僅當A、B全為低電平時,兩個並聯NMOS管都截止,兩個串聯的PMOS管都導通,輸出為高電平。
因此,這種電路具有或非的邏輯功能,其邏輯表達式為

顯然,n個輸入端的或非門必須有n個NMOS管並聯和n個PMOS管並聯。
比較CMOS與非門和或非門可知,與非門的工作管是彼此串聯的,其輸出電壓隨管子個數的增加而增加;或非門則相反,工作管彼此並聯,對輸出電壓不致有明顯的影響。因而或非門用得較多。

3.異或門電路

上圖為CMOS異或門電路。它由一級或非門和一級與或非門組成。或非門的輸出。而與或非門的輸出L即為輸入A、B的異或

如在異或門的後面增加一級反相器就構成異或非門,由於具有的功能,因而稱為同或門。異成門和同或門的邏輯符號如下圖所示。

三、BiCMOS門電路

雙極型CMOS或BiCMOS的特點在於,利用了雙極型器件的速度快和MOSFET的功耗低兩方面的優勢,因而這種邏輯門電路受到用戶的重視


1.BiCMOS反相器

上圖表示基本的BiCMOS反相器電路,為了清楚起見,MOSFET用符號M表示BJT用T表示。T1和T2構成推拉式輸出級。而Mp、MN、M1、M2所組成的輸入級與基本的CMOS反相器很相似。輸入信號vI同時作用於MP和MN的柵極。當vI為高電壓時MN導通而MP截止;而當vI為低電壓時,情況則相反,Mp導通,MN截止。當輸出端接有同類BiCMOS門電路時,輸出級能提供足夠大的電流為電容性負載充電。同理,已充電的電容負載也能迅速地通過T2放電。
上述電路中T1和T2的基區存儲電荷亦可通過M1和M2釋放,以加快
電路的開關速度。當vI為高電壓時M1導通,T1基區的存儲電荷迅速消散。這種作用與TTL門電路的輸入級中T1類似。同理 ,當vI為低電壓時,電源電壓VDD通過MP以激勵M2使M2導通,顯然T2基區的存儲電荷通過M2而消散。可見,門電路的開關速度可得到改善。

2.BiCMOS門電路

根據前述的CMOS門電路的結構和工作原理,同樣可以用BiCMOS技術實現或非門和與非門。如果要實現或非邏輯關系,輸入信號用來驅動並聯的N溝道MOSFET,而P溝道MOSFET則彼此串聯。正如下圖所示的
2輸入端或非門。

當A和B均為低電平時,則兩個MOSFET MPA和MPB均導通,T1導通而MNA和MNB均截止,輸出L為高電平。與此同時,M1通過MPA和MpB被VDD所激勵,從而為T2的基區存儲電荷提供一條釋放通路。
另一方面,當兩輸入端A和B中之一為高電平時 ,則MpA和MpB的通路被斷開,並且MNA或MNB導通,將使輸出端為低電平。同時,M1A或M1B為T1的基極存儲電荷提供一條釋放道路。因此 ,只要有一個輸入端接高電平,輸出即為低電平。

四、CMOS傳輸門

MOSFET的輸出特性在原點附近呈線性對稱關系,因而它們常用作模擬開關。模擬開關廣泛地用於取樣——保持電路、斬波電路、模數和數模轉換電路等。下面著重介紹CMOS傳輸門。

所謂傳輸門(TG)就是一種傳輸模擬信號的模擬開關。CMOS傳輸門由一個P溝道和一個N溝道增強型MOSFET並聯而成,如上圖所示。TP和TN是結構對稱的器件,它們的漏極和源極是可互換的。設它們的開啟電壓|VT|=2V且輸入模擬信號的變化范圍為-5V到+5V 。為使襯底與漏源極之間的PN結任何時刻都不致正偏 ,故TP的襯底接+5V電壓,而TN的襯底接-5V電壓 。兩管的柵極由互補的信號電壓(+5V和-5V)來控制,分別用C和表示。
傳輸門的工作情況如下:當C端接低電壓-5V時TN的柵壓即為-5V,vI取-5V到+5V范圍內的任意值時,TN均不導通。同時,TP的柵壓為+5V
,TP亦不導通。可見,當C端接低電壓時,開關是斷開的。
為使開關接通,可將C端接高電壓+5V。此時TN的柵壓為+5V ,vI在-5V到+3V的范圍內,TN導通。同時TP的棚壓為-5V ,vI在-3V到+5V的范圍內TP將導通。
由上分析可知,當vI<-3V時,僅有TN導通,而當vI>+3V時,僅有TP導通當vI在-3V到+3V的范圍內,TN和TP兩管均導通。進一步分析
還可看到,一管導通的程度愈深,另一管的導通程度則相應地減小。換句話說,當一管的導通電阻減小,則另一管的導通電阻就增加。由於兩管系並聯運行,可近似地認為開關的導通電阻近似為一常數。這是CMOS傳輸出門的優點。
在正常工作時,模擬開關的導通電阻值約為數百歐,當它與輸入阻抗為兆歐級的運放串接時,可以忽略不計。
CMOS傳輸門除了作為傳輸模擬信號的開關之外,也可作為各種邏輯電路的基本單元電路。

⑷ 關於8輸入與門電路

CD4068(CC4068)是8輸入端與非門/與門電路,必須注意:13腳是與非門輸出端,1腳(與13腳串接一個反相門)是與門輸出端。

閱讀全文

與8大門電路相關的資料

熱點內容
楠竹傢具凳子 瀏覽:387
什麼是4s店售後csi 瀏覽:942
hp列印機維修需要多久 瀏覽:100
長安哪裡有傢具 瀏覽:754
大贏家大鵬在線觀看國語 瀏覽:121
洗衣機電容維修視頻 瀏覽:575
電影一般上映多久網上能看 瀏覽:435
蒙語電影網站 瀏覽:625
黃驊電動車維修電話 瀏覽:899
產品售後維護費如何核算 瀏覽:785
手機放維修店修有哪些風險 瀏覽:358
呢油煙機主控板在上海哪裡維修 瀏覽:18
美家電子科技有限公司怎麼樣啊 瀏覽:474
lg冰箱售後服務是多少號碼 瀏覽:883
楓楊傢具 瀏覽:445
京東售後退款怎麼處理 瀏覽:559
青島三洋電視售後電話 瀏覽:966
岳陽聯想電腦售後維修 瀏覽:507
飄在空中的船韓國 瀏覽:447
三三台詞電影 瀏覽:388