數字電路實驗裝置

① 數字時鍾的數字時鍾設計

數字電子技術的迅速發展，使各種類型集成電路在數字系統、控制系統、信號處理等方面得到了廣泛的應用。為了適應現代電子技術的迅速發展需要，能夠較好的面向數字化和專用集成電路的新時代，數字電路綜合設計與製作數字鍾，可以讓我們了解數字時鍾的原理。在實驗原理的指導下，培養了分析和設計電路的能力。並且學會檢查和排除故障，提高分析處理實驗結果的能力。
數字時鍾是一種用數字電路技術實現時、分、秒計時的裝置。與機械式時鍾相比具有更高的准確性和直觀性，且無機械裝置，具有更長的使用壽命，已得到廣泛的使用。數字鍾從原理上講是一種典型的數字電路，一般是由振盪器、分頻器、計數器、顯示器等幾部分組成。其中包括了組合邏輯電路和時序電路。數字鍾的設計方法有許多種，例如：可用中伏攜小規模集成電路組成電子鍾；也可以利用專用的電子鍾晶元配以顯示電路及其所需要的外圍電路組成電子鍾；還可以利用單片機來實現電子鍾等等。
數字時 鍾以其體積小、重量輕、抗干擾能力強、對環境要求高、高精確性、容易開發等特性，在工業控制系統、智能化器儀表、辦公自動化等諸多領域取得了極為廣泛的應用，諸如定時自動報警、按時自動打鈴、時間程序自動控制、定時廣播、腔叢自動啟閉路燈、定時開關烘箱、伍廳櫻通斷動力設備、甚至各種定時電氣的自動啟用等。

② 數字電路設計實驗報告（5選1即可）

目錄
1 設計目的 3
2 設計要求指標 3
2.1 基本功能 3
2.2 擴展功能 4
3．方案論證與比較 4
4 總體框圖設計 4
5 電路原理分析 4
5.1數字鍾的構成 4
5.1.1 分頻器電路 5
5.1.2 時間計數器電路 5
5.1.3分頻器電路 6
5.1.4振盪器電路 6
5.1.5數字時鍾的計數顯示電路 6
5.2 校時電路 7
5.3 整點報時電路 8
6系統模擬與調試 8
7.結論 8
參考文獻 9
實驗作品附圖 10

數字鍾

摘要：
數字鍾是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鍾相比具有更高的准確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。
數字鍾從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。目前，數字鍾的功能越來越強，並且有多種專門的大規模集成電路可供選擇。
從有利於學習的角度考慮，這里主要介紹以中小規模集成電路設計數字鍾的方法。
經過了數字電路設計這門課程的系統學習，特別經過了關於組合邏輯電路與時序邏輯電路部分的學習，我們已經具備了設計小規模集成電路的能力，藉由本次設計的機會，充分將所學的知識運用到實際中去。
本次課程設計要求設計一個數字鍾，基本要求為數字鍾的時間周期為24小時，數字鍾顯示時、分、秒，數字鍾的時間基準一秒對應現實生活中的時鍾的一秒。供擴展的方面涉及到定時自動報警、按時自動打鈴、定時廣播、定時啟閉路燈等。因此，研究數字鍾及擴大其應用，有著非常現實的意義。
1 設計目的
1．掌握數字鍾的設計、組裝與調試方法。
2．熟悉集成元器件的選擇和集成電路晶元的邏輯功能及使用方法。
3．掌握麵包板結構及其接線方法
4．熟悉模擬軟體的使用。
2 設計要求及指標
2．1基本功能
1）時鍾顯示功能，能夠正確顯示「時」、「分」、「秒」。
2）具有快速校準時、分、秒的功能。
3）用555定時器與RC組成的多諧振盪器產生一個標准頻率（1Hz）的方波脈沖信號。
2．2擴展功能
1）用晶體振盪器產生一個標准頻率（1Hz）的脈沖信號。
2）具有整點報時的功能。
3）具有鬧鍾的功能。
4）……

3、方案論證與比較
本設計方案使用555多諧振盪器來產生1HZ的信號。通過改變相應的電阻電容值可使頻率微調，不必使用分頻器來對高頻信號進行分頻使電路繁復。雖然此振盪器沒有石英晶體穩定度和精確性高，由於設計方便，操作簡單，成為了設計時的首選，但是由於與實驗中使用的555晶元產生的脈沖相比較，利用晶振產生的脈沖信號更加的穩定，同過電壓表的測量能很好的觀察到這一點，同時在顯示上能夠更加接進預定的值，受外界環境的干擾較少，一定程度上優於使用555晶元產生信號方式。我們組依然同時設計了555和晶振兩個信號產生電路。（本實驗報告中著重按照原方案設計的555電路進行說明）
4、 系統設計框圖
數字式計時器一般由振盪器、分頻器、計數器、解碼器、顯示器等幾部分組成。在本設計中555振盪器及其相應外部電路組成標准秒信號發生器，由不同進制的計數器、解碼器和顯示器組成計時系統。秒信號送入計數器進行計數，把累計的結果以『時』、『分』、『秒』的數字顯示出來。『時』顯示由二十四進制計數器、解碼器、顯示器構成，『分』、『秒』顯示分別由六十進制計數器、解碼器、顯示器構成。其原理框圖如圖1.1所示。

5、電路原理分析

5.1數字鍾的構成
數字鍾實際上是一個對標准頻率(1HZ)進行計數的計數電路.由於計數的起始時間不可能與標准時間一致,故需要在電路上加一個校時電路,同時標準的1HZ時間信號必須做到准確穩定.在此使用555振盪器組成1Hz的信號。

數字鍾原理框圖（1.1）

5．1.1振盪器電路
555定時器組成的振盪器電路給數字鍾提供一個頻率為1Hz的方波信號。其中OUT為輸出。

5.1.2時間計數器電路
時間計數電路由秒個位和秒十位計數器,分個位和分十位計數器及時個位和時十位計數器電路構成,其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器,而根據設計要求,時個位和時十位計數器為24進制計數器.

5.1.3分頻器電路
通常，數字鍾的晶體振盪器輸出頻率較高，為了得到1Hz的秒信號輸入，需要對振盪器的輸出信號進行分頻。
通常實現分頻器的電路是計數器電路，一般採用多級2進制計數器來實現。例如，將32768Hz的振盪信號分頻為1HZ的分頻倍數為32768（ ），即實現該分頻功能的計數器相當於15級2進制計數器。

5.1.4振盪器電路
利用555定時器組成的多諧振盪器接通電源後，電容C1被充電，當電壓上升到一定數值時裡面集成的三極體導通，然後通過電阻和三極體放電，不斷的充放電從而產生一定周期的脈沖，通過改變電路上器件的值可以微調脈沖周期。

5.1.5數字時鍾的計數顯示控制
在設計中，我們使用的是74**160十進制計數器，來實現計數的功能，實驗中主要用到了160的置數清零功能（特點：消耗一個時鍾脈沖），清零功能（特點：不耗時鍾脈沖），在上級160控制下級160時候通過組合電路（主要利用與非門）實現，在連接電路的時候要注意並且強調使能端的連接，其將影響到整一個電路的是否工作。

電路的控制原理如下：
秒鍾由個位向十位進位：0000—0001—0010—0011—0100—0101—0110—0111—1000—1001實現個位的計數，採用的是置數的方式（利用RCO埠），當電路計數到1001的時候採用一個二輸入與非門接上級輸入的高位和低位輸出作為下級的信號，實現了秒區的個位和十位的顯示與控制。設計中注意到接的是一個與非門而不是與門，目標在產生一個時鍾脈沖。實現正確的顯示。
由秒區向分區的顯示控制：
基本原理同上，在秒區十位向時區個位顯示的時：0000—0001—0010—0011—0100—0101產生了六個脈沖的時候向下級輸出一個時鍾脈沖，利用的還是與非門，目標仍是實現正確的計時顯示。
分區的顯示及整體電路反饋清零：
當數值顯示達到：23：59的時候要實現清零的工作，採用CLR清零的方式反饋清零。具體設計接出控制端的9，5，3，2用十六進製表示後高電平對應引腳接與非，將非門輸出信號的值反饋給各個160晶元的清零端（CLR）既可以實現清零了。

5.2 校時功能的實現
當重新接通電源或走時出現誤差時都需要對時間進行校正.通常,校正時間的方法是:首先截斷正常的計數通路,然後再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端,校正好後,再轉入正常計時狀態即可.
根據要求,數字鍾應具有分校正功能,因此,應截斷分個位的直接計數通路,並採用正常計時信號與校正信號可以隨時切換的電路接入其中.
在實驗實現過程中使用的是通過開關（普通開關）來實現高低電平的切換，手動賦予需要的高低電平來實現脈沖的供給，將脈沖提供到所需要的輸入（CLK）埠，實現校時，模擬過程中能夠正常校時並且在校時的時候達到了預定的效果；而在我們進入實際電路連接的時候，利用開關（手控導線點觸實現）來實現校時再不像模擬那樣的精確了，原因分析是由於使用的是普通的開關同時利用的是手動的對CLK埠賦予脈沖信號，在實現手動生成脈沖信號的過程中產生了擾動，即相當於產生了多個的脈沖信號對需要的數碼管進行校時，如此，並沒有達到模擬的精確效果，但是在實驗中通過改進電路的校時方式，不是用手觸開關產生脈沖信號（如若需用手觸則需要使用一個鎖存器實現去抖動，才能夠在脈沖生成時候不產生干擾的脈沖，實現正常的校時），而是使用信號發生器實現信號的提供，對需要校時的數碼管在相對應的CLK埠提供脈沖信號實現校時，利用此方式實現校時則比手觸開關方式效果要好。

5.3 報時的實現
報時功能的實現原理較為簡單，即對所需要報時的輸出量進行控制，並對控制產生的信號作為LED顯示的信號源，電路連接中要注意到的是在實現LED顯示的時候最好連接上一個保護電阻對LED燈器到保護的作用。例如我們的校時時間是 23：59，0010—0011—0101—1001；利用相應的門電路實現滿足埠輸出是上述條件的時候進行報時即可。

6、系統模擬與調試

7、結論
學貴以致用，通過幾天的數字鍾設計過程，將從書本上學到的知識應用於實踐，學會了初步的電子電路模擬設計,雖然過程中遇到了一些困難，但是在解決這些問題的過程無疑也是對自己自身專業素質的一種提高。當最終調試成功的時候也是對自己的一種肯定。在當前金融危機大的社會背景下，能夠增加自身砝碼的不僅僅是一紙文憑證書，更為重要的是畢業生是否能夠適應社會大潮流的需要，契合企業的要求即又較硬的動手操作及設計能力。此次的設計作業不僅增強了自己在專業設計方面的信心，鼓舞了自己，更是一次興趣的培養，為自己以後的學習方向的明確了重點。
另外在這次實驗中我們遇到了不少的問題針對不同的問題我們採取不同的解決方法，最終一一解決設計中遇到的問題。還有在實驗設計中我們曾遇到多塊晶元以及數碼管損壞的情況造成了數字鍾的顯示沒有達到預期的效果，或是根本不顯示，通過錯誤排除最終確認是元件問題，並向老師咨詢跟換元件最終的到解決。在我們曾經遇到不懂的問題時，利用網上的資源，搜索查找得到需要的信息。

62

③ 怎樣用74161設計一個同步十進制計數器電路

標題：圖8 30狀態移位計數器的PSP ICE模擬 F ig.8 PSP ICE s im u lation of th irty-state sh ift coun ter
篇名：雙邊沿移位寄存器的設計原理及其應用
說明：數器.作者對設計出的30狀態移位計數器進行PSP ICE模擬,其工作波形如圖8所示.圖中,起始狀態為11110,中止狀態為11101.其邏輯功能達到了設計CJFD2004

標題：圖1單光子干涉和路由實驗原理簡圖LD為激光器,attn為衰減器,cir為環形器,C為耦合器,PC1,PC2,PC3和PC4為偏振控制器,PM1和PM2為相位調制器,SSG為同步信號發生器,cnt為光子計數器,DSG為延遲信號發生器,D1和D2為單光子探測器
篇名：光纖Sagnac干涉儀中單光子干涉及路由控制
說明：如圖1所示,由分束比為50%:50%耦合器(C)、4個偏振控制器(PC1,PC2,PC3,PC4)、兩個相位調制器(PM1,PM2)和長距離光纖連接成Sagnac環形干涉儀.CJFD2004

標題：圖1十進制計數器的頂層原理圖
篇名：基於EDA軟體ispLEVER的現代數字系統設計
說明：(2)打開原理圖編輯器,畫出十進制計數器的頂層原理圖,如圖1所示。需要說明的是不同的數字系統其引腳鎖定是不一樣的,為了便於在實驗箱驗證蒀JFD2004

標題：圖1定時器/計數器1的電路結構
篇名：PIC16F87X單片機非同步計數器的應用
說明：定時器/計數器1的電路結構如圖1.當TMR 1CS=1時選擇計數器工作方式,當TMR 1CS=0時選擇定時器工作方式.在計數器工作方式下外部計數信號的引CJFD2004

標題：圖1模為12的計數器電原理圖
篇名：在數字電路教學中引入現代EDA技術
說明：以使用74161設計一個模為12的加法計數器為例,電原理圖如圖1所示.其中引腳的安排:en為使能端;clear為清零端;clk為時鍾;q0\q1\q2\q3為信號碈JFD2004

標題：圖1傳統8421碼十進制遞增計數器電路實現 F ig.1 C ircu it rea lization of dec im a l up-coun ter encoded by 8421BCD 圖2多碼分配後的十進制計數器狀態卡諾圖 F ig.2 K-m ap of dec im a l up-coun ter bym u lti-code state ass igm en t
篇名：多碼技術在低功耗十進制計數器設計中的應用
說明：根據激勵函數,就可以設計出基於8421碼的同步十進制計數器電路,如圖1所示.

標題：圖2多碼分配後的十進制計數器狀態卡諾圖 F ig.2 K-m ap of dec im a l up-coun ter bym u lti-code state ass igm en t
篇名：多碼技術在低功耗十進制計數器設計中的應用
說明：在傳統的8421碼編碼中,可看到編碼狀態冗餘24-10=6個.利用多碼分配技術,對狀態進行重新分配,圖2是根據6=3+3,分成兩個四碼編碼後分配得到的CJFD2004

標題：圖3多碼分配後的門控8421碼十進制計數器電路實現 F ig.3 C ircu it rea lization of dec im a l up-coun ter by clock-gated and m u lti-code state ass igm en t
篇名：多碼技術在低功耗十進制計數器設計中的應用
說明：比較前後兩次激勵函數可知,經過多碼分配後,部分地增加了組合電路的復雜性,同時,容易看到Q3具有最高的優先權,即當Q3=1時,Q2、Q1的值就可以CJFD2004

標題：圖4餘三循環碼十進制計數器狀態卡諾圖 F ig.4 S tate K-m ap of dec im a l up-coun ter encoded byexcess three code
篇名：多碼技術在低功耗十進制計數器設計中的應用
說明：P=12Cl·VD2D·fclk·Esw,式中,Cl為該節點的物理電容,VDD為電源電壓,fclk為時鍾頻率,Esw(稱為開關活動性)是每個時鍾周期1/fclk中的平均輸CJFD2004

標題：圖5餘三循環碼十進制計數器電路實現 F ig.5 C ircu it rea lization of dec im a l up-coun ter encoded by excess three code
篇名：多碼技術在低功耗十進制計數器設計中的應用
說明：Q′0=Q3Q1+Q3Q2Q1.其實現電路如圖5.同樣,這種編碼不可避免地存在有冗餘狀態.表2、圖6是根據6=3+3,分成兩個四碼編碼分配得到的非冗餘狀態稢JF