表決電路連接

1. 試設計一個裁判表決器，（要求用組合邏輯電路設計）

假設A，B，C為組合邏輯的輸入，Y為判決結果的輸出，根據條件可以得出版下面的邏輯表達式：
Y=AB+AC+ABC；化簡權後得：Y=AB+AC
用兩個二輸入與門和一個二輸入或門即可實現，具體接法：
第一個與門輸入A和B，第二個與門輸入A和C，兩個與門的輸出分別接或門的兩個輸入端，或門的輸出即為判決結果的輸出。

2. 三人表決電路實驗報告，三人表決器的邏輯電路圖怎麼畫

三人表決器的原理是三人中有大於或等於兩個人同意，那麼就表決通過，寫成邏輯式就是Y=AB+AC+BC。
電路圖如下：
注意：只有紅點連接才表示線連接。
邏輯圖：

3. 三人表決器的邏輯圖

三人表決器的邏輯圖如下：

這個表決器的功能是當A、B、C三人表決某個提案時，兩人或兩人以上同意，提案通過，否則提案不通過。

這個邏輯圖涉及到數字電路的與非門。與門（英語：AND gate）又稱「與電路」、邏輯「積」、邏輯「與」電路。是執行「與」運算的基本邏輯門電路。有多個輸入端，一個輸出端。當所有的輸入同時為高電平（邏輯1）時，輸出才為高電平，否則輸出為低電平（邏輯0）。

非門（英文：NOT gate）又稱非電路、反相器、倒相器、邏輯否定電路，簡稱非門，是邏輯電路的基本單元。

(3)表決電路連接擴展閱讀：

非門有一個輸入和一個輸出端。當其輸入端為高電平（邏輯1）時輸出端為低電平（邏輯0），當其輸入端為低電平時輸出端為高電平。也就是說，輸入端和輸出端的電平狀態總是反相的。非門的邏輯功能相當於邏輯代數中的非,電路功能相當於反相,這種運算亦稱非運算。

非門實現邏輯代數非的功能，即輸出始終和輸入保持相反。當輸入端為高電平（邏輯「1」）時，輸出端為低電平（邏輯「0」）；反之，當輸入端為低電平（邏輯「0」）時，輸出端則為高電平（邏輯「1」） 。

4. 三人表決器邏輯電路圖 有一個人有否決權

三人表決器邏輯電路圖，有一個人有否決權：Y=AB+AC，A有優先權。如果有了其中一人投贊同票就可以單票通過那就是決定權，如果必須有其中一人投贊同票才可以通過那就是否決權。

表決是2人及以上通過有效，但由於C有否決權，所以只有在C通過A或B的表決才有效。這個表決器的功能是當A、B、C三人表決某個提案時，兩人或兩人以上同意，提案通過，否則提案不通過。

這個邏輯圖涉及到數字電路的與非門。與門（英語：AND gate）又稱「與電路」、邏輯「積」、邏輯「與」電路。是執行「與」運算的基本邏輯門電路。有多個輸入端，一個輸出端。

基本釋義

邏輯電路是指完成邏輯運算的電路。這種電路，一般有若干個輸入端和一個 或幾個輸出端，當輸入信號之間滿足某一特定邏輯關系時，電路就開通，有輸 出;否則，電路就關閉，無輸出。

主要包括內容有數字電子技術（幾種邏輯電路）、門電路基礎（半導體特性，分立元件、TTL集成電路CMOS集成門電路）、組合邏輯電路（加法器、編碼器、解碼器等集成邏輯功能）時序邏輯電路（計數器、寄存器）以及數模和模數轉換。

5. 利用4選1數據選擇器（74LS153)設計一個3人表決器電路

153為雙四選一數據選擇器，最簡單的方法是分兩層實現。假設十六選一的選擇線為A3A2A1A0. 低層排四個四選一數據選擇器，每個的選擇信號都接A1A0 高層用一個四選一數據選擇器，選擇信號用A3A2，數據輸入信號將低層的四個輸出接入即可。

4選1數據選擇器  4選1數據選擇器的功能是從4個相互獨立的數據輸入端D0-D3中選出一個來送至輸出端，因為2位二進制代碼就可表示4個地址，所以具有2個地址輸入端A0和A1。還有一個附加控制端S，具有使能作用，當S=1是才正常執行數據選擇功能，否則輸出總為0。

(5)表決電路連接擴展閱讀：

數據選擇器使用注意事項：

1、選擇器中包含「·」「#」「(」或者「]」等特殊字元，注意使用轉義字元將特殊字元轉義

2、選擇器中包含空格的注意事項：選擇器中的空格也是不容忽視的，空格存在與否得出的結果可能很大的不同，$(".test :hidden")表示選取class為test的元素裡面的隱藏元素。

3、$(".test:hidden")表示隱藏的class為test的元素。

4、$("ul li:last-child")在ul中選取最後一個li子元素。

5、$("div.one :last-child")選取class為one的div元素中最後一個子元素<集合元素>。

6. 三人多數表決電路，與非門

分析：三人多數表決器本可以用三個二輸入與非門和一個三輸入與非門解決，但題目限定了二輸入與非門，因此實際解決兩個問題。其一限定用兩輸入與非門，其二實現多數表決功能。

一、多數表決器

1、根據題意設三個輸入變數A、B、C，輸出變數為Y。

2、建立邏輯關系：三變數比較簡單可以直接寫出邏輯表達式，如果不能就畫真值表（你後兩張圖片）。

真值表中輸入輸出的對應關系，輸入滿足輸出要求的項輸出為1。即表中輸入多於或等於2個1的輸出為1否則輸出為0。

3、根據真值表寫出邏輯表達式：輸出為1的都滿足要求，因此是或的關系。Y=A'BC+AB'C+ABC'+ABC

4、化簡：

(1)簡單的直接表達式化簡：

Y=A'BC+AB'C+ABC'+ABC=（A'+A）BC+AB'C+ABC'=BC+AB'C+ABC'

=B（C+AC'）+AB'C=BC+AB+AB'C=AB+BC+AC

(2)復雜的用卡諾圖化簡（略）

5、化簡結果用與非形式表示

Y=AB+BC+AC=[(AB+BC+AC)']'=[(AB)'(AC)'(BC)']'

由於限定了二輸入與非門，因此還需要把三輸入與非門轉換成二輸入與非門

二、轉換過程

為簡單期間，設：a=(AB)'，b=(AC)'，c=(BC)'

則：Y=[(AB)'(AC)'(BC)']'=(abc)'={a[(bc)']'}'

6、邏輯電路圖：