gt門電路

Ⅰ 為什麼TTl門電路的輸入端懸空時相當於邏輯1

因為懸空時可以看作是輸入端接一個無窮大的電阻，當輸入電阻大於IKΩ時，輸入電平就變為閾值電壓UTH即為高電平，所以相當於邏輯1。數字電路中，把電壓的高低用邏輯電平來表示。

邏輯電平包括高電平和低電平這兩種。在TTL門電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示；把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。

/iknow-pic.cdn.bcebos.com/a71ea8d3fd1f41340aa439a52b1f95cad0c85e5d"target="_blank"title="點擊查看大圖"class="illustration_alink">/iknow-pic.cdn.bcebos.com/a71ea8d3fd1f41340aa439a52b1f95cad0c85e5d?x-bce-process=image%2Fresize%2Cm_lfit%2Cw_600%2Ch_800%2Climit_1%2Fquality%2Cq_85%2Fformat%2Cf_auto"esrc="//www.haojdwx.com/fix_a71ea8d3fd1f41340aa439a52b1f95cad0c85e5d"/>

(1)gt門電路擴展閱讀：

TTL電路多餘輸入端的處理方法：

1、TTL與門和與非門電路

(1)將多餘輸入端接高電平，即通過限流電阻與電源相連接;

(2)根據TTL門電路的輸入特性可知，當外接電阻為大電阻時，其輸入電壓為高電平，這樣可以把多餘的輸入端懸空，此時輸入端相當於外接高電平;

(3)通過大電阻(大於1kΩ)到地，這也相當於輸入端外接高電平;

(4)當TTL門電路的工作速度不高，信號源驅動能力較強，多餘輸入端也可與使用的輸入端並聯使用。

2、TTL或門、或非門

(1)接低電平;

(2)接地;

(3)由TTL輸入端的輸入伏安特性可知，當輸入端接小於IKΩ的電阻時輸入端的電壓很小，相當於接低電平，所以可以通過接小於IKΩ(500Ω)的電阻到地。

參考資料來源：/ke..com/item/%E9%AB%98%E7%94%B5%E5%B9%B3"target="_blank"title="網路-高電平">網路-高電平

Ⅱ TTL門電路是什麼

晶體管-晶體管邏輯電路（transistor-transistor logic）。集成電路輸入級和輸出級全採用晶體管組成的單元門電路。簡內稱TTL電路。它是將二容極管-晶體管邏輯電路（DTL）中的二極體，改為使用多發射極晶體管而構成。TTL電路於1962年研製成功,它的「與非」門的結構和元件參數已經歷三次大的改進。通常，以電路的速度和功耗的乘積作為優值來衡量邏輯集成電路的性能和水平。因此,改進TTL邏輯電路「與非」門是從速度和功耗兩個方面入手的。

Ⅲ 什麼是傳輸門(TG)

傳輸門就是一種傳輸模擬信號的模擬開關。CMOS傳輸門由一個P溝道和一個N溝道增強型MOSFET並聯而成。

CMOS傳輸門由一個PMOS和一個NMOS管並聯構成，其具有很低的導通電阻（幾百歐）和很高的截止電阻（大於10^9歐）。

(3)gt門電路擴展閱讀

TP和TN是結構對稱的器件，它們的漏極和源極是可互換的。設它們的開啟電壓|VT|=2V且輸入模擬信號的變化范圍為-5V到+5V。為使襯底與漏源極之間的PN結任何時刻都不致正偏，故TP的襯底接+5V電壓，而TN的襯底接-5V電壓。

兩管的柵極由互補的信號電壓（+5V和-5V）來控制，分別用C和!C表示。傳輸門的工作情況如下：當C端接低電壓-5V時TN的柵壓即為-5V，vI取-5V到+5V范圍內的任意值時，TN不導通。同時、TP的柵壓為+5V，TP亦不導通。

此時TN的柵壓為+5V，vI在-5V到+3V的范圍內，TN導通。同時TP的棚壓為-5V，vI在-3V到+5V的范圍內TP將導通。由上分析可知，當vI<-3V時，僅有TN導通，而當vI>+3V時，僅有TP導通當vI在-3V到+3V的范圍內，TN和TP兩管均導通。

參考資料來源：網路-傳輸門

Ⅳ TTL邏輯門電路的典型高電平值是多少

TTL電平： 輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，雜訊容限是0.4V。

Ⅳ TTL電路是什麼樣的

TTL電路是晶體管-晶體管邏輯電路的英文縮寫（Transister-Transister-Logic ），是數字集成電路的一大門類。它採用雙極型工藝製造，具有高速度低功耗和品種多等特點。 從六十年代開發成功第一代產品以來現有以下幾代產品。
第一代TTL包括SN54/74系列，（其中54系列工作溫度為-55℃～+125℃，74系列工作溫度為0℃～+75℃) ，低功耗系列簡稱lttl，高速系列簡稱HTTL。
第二代TTL包括肖特基箝位系列（STTL)和低功耗肖特基系列（LSTTL）。
第三代為採用等平面工藝製造的先進的STTL(ASTTL)和先進的低功耗STTL（ALSTTL）。由於LSTTL和ALSTTL的電路延時功耗積較小，STTL和ASTTL速度很快，因此獲得了廣泛的應用。
各類TTL門電路的基本性能：
按此在新窗口瀏覽圖片
電路類型TTL數字集成電路約有400多個品種，大致可以分為以下幾類：
門電路
解碼器/驅動器
觸發器
計數器
移位寄存器
單穩、雙穩電路和多諧振盪器
加法器、乘法器
奇偶校驗器
碼制轉換器
線驅動器/線接收器
多路開關
存儲器
特性曲線電壓傳輸特性

TTL與非門電壓傳輸特性 LSTTL與非門電壓傳輸特性
瞬態特性 由於寄生電容和晶體管載流子的存儲效應的存在，輸入和輸出波形如 右。存在四個時間常數td,tf,ts和tr。
延遲時間td
下降時間tf
存儲時間ts
上升時間tr
基本單元「與非門」常用電路形式
四管單元 五管單元 六管單元
主要封裝形式
雙列直插
扁平封裝
TTL反相器工作原理，請參照《數字電子技術基礎》第四版 高等教育出版社，清華大學電子教研室 閻石主編的P53頁電路圖
1、當Vi=Ve1=0.2v 時T1導通，這時Vb1被鉗制到0.2+0.7=0.9v，由於T1導通，故Vb2=Ve1=Vi=0.2v,由於Vb2<0.7v，所以T2截止,T3導通，T4截止，Vo輸出為高電平。
2、當Vi=Ve1=3.6v 時T1也導通，這時Vb1被臨時鉗制到3.6v+0.7=4.3v，由於T1導通，故Vb2=Ve1=Vi=3.6v,由於Vb2>0.7v，所以T2導通，側Ve2=Vb4=3.6v-0.7v=2.9v,Vb4>0.7v,所以T4導通，由於T2的導通導致T3的基極Vb3被鉗制到0V，所以T3截止；所以Vo輸出為低電平。另外由於T4的導通，並且發射極接地，反過來有影響到T4的基極被鉗制到Vb4=0v+0.7v=0.7v,同樣T2導通所以T2的基極Vb2=Vb4+0.7v=1.4v,再同樣T1導通Ve1=vb2=1.4v,Vb1=Ve1+0.7v=2.1v。

Ⅵ CMOS電路和TTL電路的區別

分類: 資源共享 >> 文檔/報告共享
問題描述:

CMOS電路和TTL電路的區別?論文報告~

解析:

功耗

TTL門電路的空載功耗與CMOS門的靜態功耗相比，是較大的，約為數十毫瓦（mw）而後者僅約為幾十納(10-9)瓦；在輸出電位發生跳變時（由低到高或由高到低）,TTL和CMOS門電路都會產生數值較大的尖峰電流，引起較大的動態功耗。

速度

通常以為TTL門的速度高於「CMOS門電路。影響 TTL門電路工作速度的主要因素是電路內部管子的開關特性、電路結構及內部的各電阻阻數值。電阻數值越大，工作速度越低。管子的開關時間越長，門的工作速度越低。門的速度主要體現在輸出波形相對於輸入波形上有「傳輸延時」tpd。將tpd與空載功耗P的乘積稱為「速度-功耗積」，做為器件性能的一個重要指標，其值越小，表明器件的性能越 好（一般約為幾十皮（10-12）焦耳）。與TTL門電路的情況不同，影響CMOS電路工作速度的主要因素在於電路的外部，即負載電容CL。CL是主要影響器件工作速度的原因。由CL所決定的影響CMOS門的傳輸延時約為幾十納秒。

Ⅶ GTO晶閘管的開通和關斷原理

開通原理

由圖1（b）所示的等效電路可以看出，當陽極加正向電壓，門極同時加正觸發信號時，GTO導通，其具體過程如圖2所示。

顯然這是一個正反饋過程。當流入的門極電流IG足以使晶體管N2P2N1的發射極電流增加，進而使晶體管P1N1P2的發射極電流也增加時，α1和α2增加。當α1+α2>1之後，兩個晶體管均飽和導通，GTO則完成了導通過程。可見，GTO開通的必要條件是

α1+α2>1， （1）

此時注入門極的電流

IG=[1-（α1+α2）IA]/ α2 （2）

式中，IA——GTO的陽極電流；

IG——GTO的門極電流。

由式（2）可知，當GTO門極注入正的電流IG但尚不滿足開通條件時，雖有正反饋作用，但器件仍不會飽和導通。這是因為門極電流不夠大，不滿足α1+α2>1的條件，這時陽極電流只流過一個不大而且是確定的電流值。當門極電流IG撤銷後，該陽極電流也就消失。與α1+α2=1狀態所對應的陽極電流為臨界導通電流，定義為GTO的擎住電流。當GTO在門極正觸發信號的作用下開通時，只有陽極電流大於擎住電流後，GTO才能維持大面積導通。{{分頁}}

由此可見，只要能引起α1和α2變化，並使之滿足α1+α2>1條件的任何因素，都可以導致PNPN4層器件的導通。所以，除了注入門極電流使GTO導通外，在一定條件下過高的陽極電壓和陽極電壓上升率/dt，過高的結溫及火花發光照射等均可能使GTO觸發導通。所有這些非門極觸發都是不希望的非正常觸發，應採取適當措施加以防止。

實際上，因為GTO是多元集成結構，數百個以上的GTO元製作在同一矽片上，而GTO元的特性總會存在差異，使得GTO元的電流分布不均，通態壓降不一，甚至會在開通過程中造成個別GTO元的損壞，以致引起整個GTO的損壞。為此，要求在製造時盡可能使矽片微觀結構均勻，嚴格控制工藝裝備和工藝過程，以求最大限度地達到所有GTO元的特性的一致性。另外，要提高正向門極觸發電流脈沖上升沿陡度，以求達到縮短GTO元陽極電流滯後時間，加速GTO元陰極導電面積的擴展，縮短GTO開通時間的目的。

3、 關斷原理

GTO開通後可在適當外部條件下關斷，其關斷電路原理與關斷時的陽極和門極電流如圖3所示。關斷GTO時，將開關S閉合，門極就施以負偏置電壓UG。晶體管P1N1P2的集電極電流IC1被抽出形成門極負電流-IG，此時晶體管N2P2N1的基極電流減小，進而引起IC1的進一步下降，如此循環不已，最終導致GTO的陽極電流消失而關斷。

GTO的關斷過程分為三個階段：存儲時間（t s）階段，下降時間(t f)階段，尾部時間(t t )階段。關斷過程中相應的陽極電流iA、門極電流iG、管壓降uAK和功耗Poff隨時間的變化波形如圖3(b)所示。

（1） t s階段。GTO導電時，所有GTO元中兩個等效晶體管均飽和，要用門極控制GTO關斷，首先必須使飽和的等效晶體管退出飽和，恢復基區控制能力。為此應排除P2基區中的存儲電荷，t s階段即是依靠門極負脈沖電壓抽出這部分存儲電荷。在t s階段所有等效晶體管均未退出飽和，3個PN結都還是正向偏置；所以在門極抽出存儲電荷的同時，GTO陽極電流iA仍保持原先穩定導電時的數值IA，管壓降u AK也保持通態壓降。

（2） t f階段。經過t s階段後，P1N1P2等效晶體管退出飽和，N2P2N1晶體管也恢復了控制能力，當iG變化到其最大值-IGM時，陽極電流開始下降，於是α1和α2也不斷減小，當α1+α2≤1時，器件內部正反饋作用停止，稱此點為臨界關斷點。GTO的關斷條件為

α1+α2<1， （3）

關斷時需要抽出的最大門極負電流-IGM為

|-IGM|>[（α1+α）-1]IATO/α2， （4）

式中，IATO——被關斷的最大陽極電流；

IGM——抽出的最大門極電流。

由式（4）得出的兩個電流的比表示GTO的關斷能力，稱為電流關斷增益，用βoff表示如下：βoff=IATO/|-IGM|。 （5）

βoff是一個重要的特徵參數，其值一般為3~8。

在tf階段，GTO元中兩個等效晶體管從飽和退出到放大區；所以隨著陽極電流的下降，陽極電壓逐步上升，因而關斷時功耗較大。在電感負載條件下，陽極電流與陽極電壓有可能同時出現最大值，此時的瞬時關斷損耗尤為突出。{{分頁}}

（3） t t階段。從GTO陽極電流下降到穩定導通電流值的10%至陽極電流衰減到斷態漏電流值時所需的時間定義為尾部時間t t。

在t t階段中，如果UAK上升/dt較大時，可能有位移電流通過P2N1結注入P2基區，引起兩個等效晶體管的正反饋過程，輕則出現IA的增大過程，重則造成GTO再次導通。隨著/dt上升減慢，陽極電流IA逐漸衰減。

如果能使門極驅動負脈沖電壓幅值緩慢衰減，在t t階段，門極依舊保持適當負電壓，則t t時間可以縮短。

Ⅷ 如何判斷與非門的輸入輸出狀態

按照下圖電路圖即可：

當輸入為高電平＋5V時，Q1基極與發射極間Ube> 0.7V，Q1導通，輸出點電壓為Q1的集電極和發射極之間的壓降，即0.3V，即輸出為數字量0；當輸入為低時，Q1集電極和發射極之間未導通，輸出電壓為上拉的電壓，+5V，即數字量1。

(8)gt門電路擴展閱讀：

TTL與非門電路結構與工作原理

分立元件門電路雖然結構簡單，但是存在著體積大、工作可靠性差、工作速度慢等許多缺點。1961年美國德克薩斯儀器公司率先將數字電路的元器件和連線製作在同一矽片上，製成了集成電路。

由於集成電路體積小、質量輕、工作可靠，因而在大多數領域迅速取代了分立元件電路。隨著集成電路製作工藝的發展，集成電路的集成度越來越高。

按照集成度的高低，將集成電路分為小規模集成電路、中規模集成電路、大規模集成電路、超大規模集成電路。根據製造工藝的不同，集成電路又分為雙極型和單極型兩大類。TTL門電路是目前雙極型數字集成電路中用的最多的一種。

Ⅸ TTL電路與COMS電路有什麼不同,各有什麼特點

TTL全稱-TransistorLogic,即BJT-BJT邏輯門電路，是數字電子技術中常用的一種邏輯門電路，應用較早，技術已比較成熟。TTL主要有BJT（BipolarJunctionTransistor即雙極結型晶體管，晶體三極體）和電阻構成，具有速度快的特點。最早的TTL門電路是74系列，後來出現了74H系列，74L系列，74LS,74AS,74ALS等系列。但是由於TTL功耗大等缺點，正逐漸被CMOS電路取代。TTL門電路有74（商用）和54（軍用）兩個系列，每個系列又有若干個子系列。TTL電平信號:TTL電平信號被利用的最多是因為通常數據表示採用二進制規定，+5V等價於邏輯「1」，0V等價於邏輯「0」，這被稱做TTL（晶體管-晶體管邏輯電平）信號系統，這是計算機處理器控制的設備內部各部分之間通信的標准技術。TTL電平信號對於計算機處理器控制的設備內部的數據傳輸是很理想的，首先計算機處理器控制的設備內部的數據傳輸對於電源的要求不高以及熱損耗也較低，另外TTL電平信號直接與集成電路連接而不需要價格昂貴的線路驅動器以及接收器電路；再者，計算機處理器控制的設備內部的數據傳輸是在高速下進行的，而TTL介面的操作恰能滿足這個要求。TTL型通信大多數情況下，是採用並行數據傳輸方式，而並行數據傳輸對於超過10英尺的距離就不適合了。這是由於可靠性和成本兩面的原因。因為在並行介面中存在著偏相和不對稱的問題，這些問題對可靠性均有影響。TTL輸出高電平>2.4V，輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，雜訊容限是0.4V。TTL電路是電流控制器件，TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。
CMOS（），互補金屬氧化物半導體，電壓控制的一種放大器件。是組成CMOS數字集成電路的基本單元。
CMOS集成電路介紹
自1958年美國德克薩斯儀器公司(TI)發明集成電路（IC）後，隨著硅平面技術的發展，二十世紀六十年代先後發明了雙極型和MOS型兩種重要的集成電路，它標志著由電子管和晶體管製造電子整機的時代發生了量和質的飛躍。MOS是:金屬-氧化物-半導體(Metal-Oxide-Semiconctor)結構的晶體管簡稱MOS晶體管，有P型MOS管和N型MOS管之分。由MOS管構成的集成電路稱為MOS集成電路，而由PMOS管和NMOS管共同構成的互補型MOS集成電路即為CMOS-IC（）。目前數字集成電路按導電類型可分為雙極型集成電路（主要為TTL）和單極型集成電路（CMOS、NMOS、PMOS等）。CMOS電路的單門靜態功耗在毫微瓦（nw）數量級。CMOS發展比TTL晚，但是以其較高的優越性在很多場合逐漸取代了TTL。以下比較兩者性能，大家就知道其原因了。1.CMOS是場效應管構成，TTL為雙極晶體管構成2.CMOS的邏輯電平范圍比較大（5～15V），TTL只能在5V下工作3.CMOS的高低電平之間相差比較大、抗干擾性強，TTL則相差小，抗干擾能力差4.CMOS功耗很小，TTL功耗較大（1～5mA/門）5.CMOS的工作頻率較TTL略低，但是高速CMOS速度與TTL差不多相當。集成電路中詳細信息：1,TTL電平：輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，雜訊容限是0.4V。2，CMOS電平：1邏輯電平電壓接近於電源電壓，0邏輯電平接近於0V。而且具有很寬的雜訊容限。3，電平轉換電路：因為TTL和CMOS的高低電平的值不一樣（ttl5v<＝＝>cmos3.3v），所以互相連接時需要電平的轉換：就是用兩個電阻對電平分壓，沒有什麼高深的東西。4，驅動門電路OC門，即集電極開路門電路，OD門，即漏極開路門電路，必須外接上拉電阻和電源才能將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅動門電路。5，TTL和CMOS電路比較：
1）TTL電路是電流控制器件，而CMOS電路是電壓控制器件。
2）TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。CMOS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。CMOS電路本身的功耗與輸入信號的脈沖頻率有關，頻率越高，晶元集越熱，這是正常現象。
3）CMOS電路的鎖定效應：CMOS電路由於輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應就是鎖定效應。當產生鎖定效應時，CMOS的內部電流能達到40mA以上，很容易燒毀晶元。防禦措施：1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。2）晶元的電源輸入端加去耦電路，防止VDD端出現瞬間的高壓。3）在VDD和外電源之間加線流電阻，即使有大的電流也不讓它進去。
4）當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟CMOS電路得電源，再開啟輸入信號和負載的電源；關閉時，先關閉輸入信號和負載的電源，再關閉CMOS電路的電源。6，CMOS電路的使用注意事項1）CMOS電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恆定的電平。2）輸入端接低內組的信號源時，要在輸入端和信號源之間要串聯限流電阻，使輸入的電流限制在1mA之內。3）當接長信號傳輸線時，在CMOS電路端接匹配電阻。4）當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。
5）CMOS的輸入電流超過1mA，就有可能燒壞CMOS。7，TTL門電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）：1）懸空時相當於輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。2）在門電路輸入端串聯10K電阻後再輸入低電平，輸入端出呈現的是高電平而不是低電平。因為由TTL門電路的輸入端負載特性可知，只有在輸入端接的串聯電阻小於910歐時，它輸入來的低電平信號才能被門電路識別出來，串聯電阻再大的話輸入端就一直呈現高電平。這個一定要注意。CMOS門電路就不用考慮這些了。8，TTL和CMOS電路的輸出處理TTL電路有集電極開路OC門，MOS管也有和集電極對應的漏極開路的OD門，它的輸出就叫做開漏輸出。OC門在截止時有漏電流輸出，那就是漏電流，為什麼有漏電流呢？那是因為當三機管截止的時候，它的基極電流約等於0，但是並不是真正的為0，經過三極體的集電極的電流也就不是真正的0，而是約0。而這個就是漏電流。開漏輸出：OC門的輸出就是開漏輸出；OD門的輸出也是開漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。OD門一般作為輸出緩沖/驅動器、電平轉換器以及滿足吸收大負載電流的需要。