① 關於去耦電容的用法
在直流電源迴路中，負載的變化會引起電源雜訊。例如在數字電路中，當電路從一個狀態轉換為另一種狀態時，就會在電源線上產生一個很大的尖峰電流，形成瞬變的雜訊電壓。配置去耦電容可以抑制因負載變化而產生的雜訊，是印製電路板的可靠性設計的一種常規做法，配置原則如下： 電源輸入端跨接一個10～100uF的電解電容器，如果印製電路板的位置允許，採用100uF以上的電解電容器的抗干擾效果會更好。 為每個集成電路晶元配置一個0.01uF的陶瓷電容器。如遇到印製電路板空間小而裝不下時，可每4～10個晶元配置一個1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內阻抗小於1Ω，而且漏電流很小（0.5uA以下）。
對於雜訊能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在晶元的電源線（Vcc）和地線（GND）間直接接入去耦電容。 去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。 高手和前輩們總是告訴我們這樣的經驗法則：「在電路板的電源接入端放置一個1～10μF的電容，濾除低頻雜訊；在電路板上每個器件的電源與地線之間放置一個0.01～0.1μF的電容，濾除高頻雜訊。」在書店裡能夠得到的大多數的高速PCB設計、高速數字電路設計的經典教程中也不厭其煩的引用該首選法則（老外俗稱Rule of Thumb）。但是為什麼要這樣使用呢？ 首先就我的理解介紹兩個常用的簡單概念。 什麼是旁路？旁路（Bypass），是指給信號中的某些有害部分提供一條低阻抗的通路。電源中高頻干擾是典型的無用成分，需要將其在進入目標晶元之前提前幹掉，一般我們採用電容到達該目的。用於該目的的電容就是所謂的旁路電容（Bypass Capacitor）,它利用了電容的頻率阻抗特性（理想電容的頻率特性隨頻率的升高，阻抗降低，這個地球人都知道），可以看出旁路電容主要針對高頻干擾（高是相對的，一般認為20MHz以上為高頻干擾，20MHz以下為低頻紋波）。
什麼是退耦？退耦（Decouple），最早用於多級電路中，為保證前後級間傳遞信號而不互相影響各級靜態工作點的而採取的措施。在電源中退耦表示，當晶元內部進行開關動作或輸出發生變化時，需要瞬時從電源在線抽取較大電流，該瞬時的大電流可能導致電源在線電壓的降低，從而引起對自身和其他器件的干擾。為了減少這種干擾，需要在晶元附近設置一個儲電的「小水池」以提供這種瞬時的大電流能力。 在電源電路中，旁路和退耦都是為了減少電源雜訊。旁路主要是為了減少電源上的雜訊對器件本身的干擾（自我保護）；退耦是為了減少器件產生的雜訊對電源的干擾（家醜不外揚）。有人說退耦是針對低頻、旁路是針對高頻，我認為這樣說是不準確的，高速晶元內部開關操作可能高達上GHz，由此引起對電源線的干擾明顯已經不屬於低頻的范圍，為此目的的退耦電容同樣需要有很好的高頻特性。本文以下討論中並不刻意區分退耦和旁路，認為都是為了濾除雜訊，而不管該雜訊的來源。 簡單說明了旁路和退耦之後，我們來看看晶元工作時是怎樣在電源在卟 扇諾摹N頤牆 ⒁桓黽虻サ?/span>IO Buffer模型，輸出採用圖騰柱IO驅動電路，由兩個互補MOS管組成的輸出級驅動一個帶有串聯源端匹配電阻的傳輸線（傳輸線阻抗為Z0）。