電路開發流程

Ⅰ 專用集成電路的開發過程

專用集成電路的開發可分為設計、加工與測試三個主要環節。但因其功能的多樣而更具特色。 1）功能設計的目的是為電路設計做准備，將系統功能用於系統實現，便於按系統、電路、元件的級別做層次式設計。
2）邏輯設計的結果是給出滿足功能塊所要求的邏輯關系的邏輯構成。它是用門級電路或功能模塊電路實現，用表、布爾公式或特定的語言表示的。

3）電路設計的目的是確定電路結構(元件聯接關系)和元件特性(元件值、晶體管參數)，以滿足所要求的功能電路的特性，同時考慮電源電壓變動、溫度變動以及製造誤差而引起的性能變化。
4）布圖設計直接服務於工藝製造。它根據邏輯電路圖或電子電路圖決定元件、功能模塊在晶元上的配置，以及它們之間的連線路徑.為節約晶元面積要進行多種方案比較，直到滿意。
5）驗證是藉助計算機輔助設計系統對電路功能、邏輯和版圖的設計，以及考慮實際產品可能出現的時延和故障進行分析的過程。在模擬分析基礎上對設計參數進行修正。
為了爭取產品一次投片成功，設計工作的每一階段都要對其結果反復進行比較取優，以取得最好的設計結果。 一般可分為全定製設計和半定製設計。前者是按圖所示流程依次完成設計的各個階段，後者是在設計的某個階段利用已有成果，進行的更有效設計。例如對已具有合理的版圖結構、經過實際使用證明是實用的模塊電路進行半定製設計，就可節約布圖或製造時間。標准單元法、門陣列法、可編程邏輯陣列法都是利用模塊化電路進行半定製設計的常用方法。
在計算機輔助設計系統中，以單元電路庫、宏單元庫形式開發的基本單元越豐富，越有利於電路設計。這些庫包括基本門、觸發器、解碼器、微處理器核心電路、ROM、RAM以及模擬電路模塊等。通常對庫單元的描述有名稱，功能，布爾表達式，邏輯圖，電路圖，電學參數，版圖外框，輸入、輸出口和版圖結構等。 專用集成電路的基本工藝是CMOS，雙極型，BiCMOS等。BiCMOS是一種混合工藝，它具有雙極型和CMOS的雙重特點，便於提高工作速度、降低功耗、提高集成度和實現模數電路的混合。砷化鎵(GaAs)半導體材料的使用不僅提高了電路的工作速度，而且功耗也小。
隨著所需功能越趨復雜，器件尺寸逐漸減小、引腳數增多，專用集成電路為滿足引線數、體積、散熱性能，晶元和內引線壓焊工藝自動化，器件裝上印製電路板時的便捷程度等方面要求，採用了四邊均有引線的正方形外殼、或並排布置兩行外引線等封裝工藝。對於要求高密度組裝的、耐強烈震動和嚴酷的溫、濕環境的電子系統，已採用晶元載體式封裝和帶式自動鍵合封裝，提高了它們在印製電路板上安裝作業的自動化程度，減小了體積、降低了重量。
專用集成電路也採取多晶元技術，用多種工藝和電路技術分別制備單個晶元，更便於設計、製造和測試多功能的專用集成電路。 專用集成電路要求電路設計人員緊密地參與測試，從電路設計的開始就需要考慮產品的測試方案與方法。測試設計是開發專用集成電路的一項重要設計內容。
在設計電路時，設計一些附加的自動測試電路，且與所設計的功能電路集成在同一晶元上。晶元加工後，這些附加電路在軟體支持下，自動地完成晶元功能的測試。這種測試方式不受限制地測試內部節點，能與被測電路同步工作，提高測試質量，節省時間。
傳統的測試方式仍是專用集成電路生產中使用的一種主要方法，希望將對輸入激勵，輸出響應采樣和測試過程式控制制在一個自動測試設備上進行，否則難以應付不斷擴大的電路規模與功能。
材料缺陷、加工偏差、工作環境惡劣，尤其是設計錯誤都會引起電路失效。電路設計人員藉助計算機輔助設計系統，在電路設計過程中對可能的故障進行模擬，分析故障屬性，檢測並確定故障位置以改進電路設計，並使之在生產過程中就可方便地檢測到這些故障。