秒基準電路

Ⅰ 手機中的時間是由哪個元件控制

要看具體的電路形式，不同的手機，不太一樣。

一般的說，手機中的時鍾基準來自於「基準時鍾振盪電路」。
手機基準時鍾振盪電路，是手機的一個十分重要的電路，產生的13MHz時鍾，一方面為手機邏輯電路提供了必要條件，另一方面為頻率合成電路提供基準時鍾。

手機的13MHz基準時鍾電路，主要有兩種電路：
一是專用的13MHzVCO組件，VCO組件一般有4個端El：輸出端、電源端、AFC控制端及接地端。
另一種是由一個13MHz(也有的是26MHz、19.5MHz)石英晶體、集成電路和外接元件構成晶振振盪電路。
例如：愛立信T28手機的13MHz晶振振盪電路。由N234和13MHz晶體B320、變容二極體V322、V321等構成，該電路產生13MHz的信號，經N234模塊處理後輸出兩路：一路經電容C300、C302到D300模塊的15腳，給頻率合成電路提供參考信號；另一路從N234的52腳輸出，給邏輯電路提供邏輯時鍾信號；
13MHz電路的控制信號VCXOCONT來自N800模塊。

又例如：摩托羅拉V998手機的26MHz振盪電路。由26MHz石英晶體Y230、變容二極體CR230及中頻模塊U913內部的振盪電路所組成。電路中，Y230是4腳晶體，其中三隻腳是連在一起作為接地端，而另外一腳則作為輸出，自動頻率控制電壓AFC從U913的J7端輸出，U913的J8腳為供電端，U913振盪器產生。
13MHz基準頻率一路作為基準頻率信號源去合成各種載頻，另外一路則從U913的J6端輸出送到中央處理器，作為手機的邏輯時鍾。
由U101和石英晶體Y101等元件組成，石英晶體Y101的諧振頻率(基準頻率)為19.5MHz，在U101模塊內進行1.5倍分頻處理，得到頻率合成的參考信號和邏輯電路的13MHz時鍾信號。頻率合成的參考信號從U101的C10腳輸出；邏輯時鍾信號從U101的H7腳輸出。 U101的D10腳為供電端。

不管是VCO組件還是晶振組成的振盪電路，都需要AFC控制信號，AFC信號由邏輯電路中的DSP(數字語音處理器)輸出。由於GSM手機採用時分多址(TDMA)技術，以不同的時間段(時隙)采區分用戶，手機與系統保持時間同步就顯得非常重要。如手機時鍾與系統時鍾不同步，則會導致手機不能與系統進行正常的通信。

不知樓主在問題中提到的「晶振」和「時鍾晶振」是什麼概念？「時鍾晶振」屬於「晶振」，不知該怎麼回答樓主的這個問題。還是請樓主參考上面我說的吧。

樓主在問題中提到的情況，不太可能是由於晶振損壞。似乎是手機時鍾與系統時鍾不同步造成的，很有可能是軟體問題。或者是手機主板上的電池沒電了。

補充答案：
有的是電池（就是一節小鈕扣電池），有的是電容。

Ⅱ 什麼是基準電壓電路

基準電壓電路又叫基準電壓源，是一種在工藝、電源電壓、溫度變化時能夠提供穩定輸出電壓的電路。基準電壓源廣泛應用於數據轉換器、智能感測器和電源轉換器等電路中。

基準電壓源是當代模擬集成電路極為重要的組成部分，它為串聯型穩壓電路、A/D和D/A轉化器提供基準電壓，也是大多數感測器的穩壓供電電源或激勵源。另外，基準電壓源也可作為標准電池、儀器表頭的刻度標准和精密電流源。

(2)秒基準電路擴展閱讀：

基準電壓源條件

在要求絕對測量的應用場合，其准確度受使用基準值的准確度的限制。但是在許多系統中穩定性和重復性比絕對精度更重要；而在有些數據採集系統中電壓基準的長期准確度幾乎完全不重要，但是如果從有雜訊的系統電源中派生基準就會引起誤差。

單片隱埋齊納基準(如AD588和AD688)在10 V時具有1 mV初始准確度(0.01 %或100 ppm)，溫度系數為1.5 ppm/°C。這種基準用於未調整的12位系統中有足夠的准確度(1 LSB=244 ppm)，但還不能用於14或16位系統。

如果初始誤差調整到零，在限定的溫度范圍內可用於14位和16位系統(AD588或AD688限定40℃溫度變化范圍，1 LSB=61 ppm)。

Ⅲ 問一下，時鍾電路的原理及應用

實時時鍾電路的原理及應用
[日期：2006-11-16] 來源：互聯網 作者：未知 [字體：大 中 小]

1 引言

現在流行的串列時鍾電路很多，如DS1302、DS1307、PCF8485等。這些電路的介面簡單、價格低廉、使用方便，被廣泛地採用。本文介紹的實時時鍾電路DS1302是DALLAS公司的一種具有涓細電流充電能力的電路，主要特點是採用串列數據傳輸，可為掉電保護電源提供可編程的充電功能，並且可以關閉充電功能。採用普通32.768kHz晶振。

2 DS1302的結構及工作原理

DS1302是美國DALLAS公司推出的一種高性能、低功耗、帶RAM的實時時鍾電路，它可以對年、月、日、周日、時、分、秒進行計時，具有閏年補償功能，工作電壓為2.5V～5.5V。採用三線介面與CPU進行同步通信，並可採用突發方式一次傳送多個位元組的時鍾信號或RAM數據。DS1302內部有一個31×8的用於臨時性存放數據的RAM寄存器。DS1302是DS1202的升級產品，與DS1202兼容，但增加了主電源/後背電源雙電源引腳，同時提供了對後背電源進行涓細電流充電的能力。

2.1 引腳功能及結構

圖1示出DS1302的引腳排列,其中Vcc1為後備電源，VCC2為主電源。在主電源關閉的情況下，也能保持時鍾的連續運行。DS1302由Vcc1或Vcc2兩者中的較大者供電。當Vcc2大於Vcc1＋0.2V時，Vcc2給DS1302供電。當Vcc2小於Vcc1時，DS1302由Vcc1供電。X1和X2是振盪源，外接32.768kHz晶振。RST是復位/片選線，通過把RST輸入驅動置高電平來啟動所有的數據傳送。RST輸入有兩種功能：首先，RST接通控制邏輯，允許地址/命令序列送入移位寄存器；其次，RST提供終止單位元組或多位元組數據的傳送手段。當RST為高電平時，所有的數據傳送被初始化，允許對DS1302進行操作。如果在傳送過程中RST置為低電平，則會終止此次數據傳送，I/O引腳變為高阻態。上電運行時，在Vcc≥2.5V之前，RST必須保持低電平。只有在SCLK為低電平時，才能將RST置為高電平。I/O為串列數據輸入輸出端(雙向)，後面有詳細說明。SCLK始終是輸入端。

2.2 DS1302的控制位元組

DS1302的控制字如圖2所示。控制位元組的最高有效位(位7)必須是邏輯1，如果它為0，則不能把數據寫入DS1302中，位6如果為0，則表示存取日歷時鍾數據，為1表示存取RAM數據;位5至位1指示操作單元的地址;最低有效位(位0)如為0表示要進行寫操作，為1表示進行讀操作，控制位元組總是從最低位開始輸出。

2.3 數據輸入輸出(I/O)

在控制指令字輸入後的下一個SCLK時鍾的上升沿時，數據被寫入DS1302，數據輸入從低位即位0開始。同樣，在緊跟8位的控制指令字後的下一個SCLK脈沖的下降沿讀出DS1302的數據，讀出數據時從低位0位到高位7。

2.4 DS1302的寄存器

DS1302有12個寄存器，其中有7個寄存器與日歷、時鍾相關，存放的數據位為BCD碼形式,其日歷、時間寄存器及其控制字見表1。

此外，DS1302還有年份寄存器、控制寄存器、充電寄存器、時鍾突發寄存器及與RAM相關的寄存器等。時鍾突發寄存器可一次性順序讀寫除充電寄存器外的所有寄存器內容。DS1302與RAM相關的寄存器分為兩類：一類是單個RAM單元，共31個，每個單元組態為一個8位的位元組，其命令控制字為C0H～FDH，其中奇數為讀操作，偶數為寫操作；另一類為突發方式下的RAM寄存器，此方式下可一次性讀寫所有的RAM的31個位元組，命令控制字為FEH(寫)、FFH(讀)。

3 DS1302實時顯示時間的軟硬體

DS1302與CPU的連接需要三條線，即SCLK(7)、I/O(6)、RST(5)。圖3示出DS1302與89C2051的連接圖，其中，時鍾的顯示用LCD。

3.1 DS1302與CPU的連接

實際上，在調試程序時可以不加電容器，只加一個32.768kHz的晶振即可。只是選擇晶振時，不同的晶振，誤差也較大。另外，還可以在上面的電路中加入DS18B20，同時顯示實時溫度。只要佔用CPU一個口線即可。LCD還可以換成LED，還可以使用北京衛信傑科技發展有限公司生產的10位多功能8段液晶顯示模塊LCM101，內含看門狗(WDT)/時鍾發生器及兩種頻率的蜂鳴器驅動電路，並有內置顯示RAM，可顯示任意欄位筆劃，具有3－4線串列介面，可與任何單片機、IC介面。功耗低，顯示狀態時電流為2μA(典型值)，省電模式時小於1μA，工作電壓為2.4V～3.3V，顯示清晰。

3.2 DS1302實時時間流程

圖4示出DS1302的實時時間流程。根據此流程框圖，不難採集實時時間。下面結合流程圖對DS1302的基本操作進行編程：

根據本人在調試中遇到的問題，特作如下說明：

DS1302與微處理器進行數據交換時，首先由微處理器向電路發送命令位元組，命令位元組最高位MSB(D7)必須為邏輯1，如果D7=0，則禁止寫DS1302，即防寫；D6=0，指定時鍾數據，D6=1，指定RAM數據；D5～D1指定輸入或輸出的特定寄存器；最低位LSB(D0)為邏輯0，指定寫操作(輸入)，D0=1，指定讀操作(輸出)。

在DS1302的時鍾日歷或RAM進行數據傳送時，DS1302必須首先發送命令位元組。若進行單位元組傳送，8位命令位元組傳送結束之後，在下2個SCLK周期的上升沿輸入數據位元組，或在下8個SCLK周期的下降沿輸出數據位元組。

DS1302與RAM相關的寄存器分為兩類:一類是單個RAM單元，共31個，每個單元組態為一個8位的位元組，其命令控制字為C0H～FDH，其中奇數為讀操作，偶數為寫操作；再一類為突發方式下的RAM寄存器，在此方式下可一次性讀、寫所有的RAM的31個位元組。

要特別說明的是備用電源B1，可以用電池或者超級電容器(0.1F以上)。雖然DS1302在主電源掉電後的耗電很小，但是，如果要長時間保證時鍾正常，最好選用小型充電電池。可以用老式電腦主板上的3.6V充電電池。如果斷電時間較短(幾小時或幾天)時，就可以用漏電較小的普通電解電容器代替。100 μF就可以保證1小時的正常走時。DS1302在第一次加電後，必須進行初始化操作。初始化後就可以按正常方法調整時間。

4 結論

DS1302存在時鍾精度不高，易受環境影響，出現時鍾混亂等缺點。DS1302可以用於數據記錄，特別是對某些具有特殊意義的數據點的記錄，能實現數據與出現該數據的時間同時記錄。這種記錄對長時間的連續測控系統結果的分析及對異常數據出現的原因的查找具有重要意義。傳統的數據記錄方式是隔時采樣或定時采樣，沒有具體的時間記錄，因此，只能記錄數據而無法准確記錄其出現的時間；若採用單片機計時，一方面需要採用計數器，佔用硬體資源，另一方面需要設置中斷、查詢等，同樣耗費單片機的資源，而且，某些測控系統可能不允許。但是，如果在系統中採用時鍾晶元DS1302，則能很好地解決這個問題

Ⅳ 電路圖中所說的基準是什麼意思

基準一般是指電壓講。在電路圖中，將某一個接點為標准（一般是零，接地點，負極）。其他節點對應該點的電位差在圖紙上標注出來，用於判斷電路的工作情況。該點稱為基準點，也叫基準。

Ⅳ 數字鍾電路設計

根據設計任務和要求，對照數字電子鍾的框圖，可以分以下幾部分進行模塊化設計。

1. 秒脈沖發生器

脈沖發生器是數字鍾的核心部分，它的精度和穩定度決定了數字鍾的質量，通常用晶體振盪器發出的脈沖經過整形、分頻獲得1Hz的秒脈沖。如晶振為32768 Hz，通過15次二分頻後可獲得1Hz的脈沖輸出.

2. 計數解碼顯示

秒、分、時、日分別為60、60、24、7進制計數器、秒、分均為60進制，即顯示00～59，它們的個位為十進制，十位為六進制。時為二十四進制計數器，顯示為00～23，個位仍為十進制，而十位為三進制，但當十進位計到2，而個位計到4時清零，就為二十四進制了。

周為七進制數，按人們一般的概念一周的顯示日期「日、1、2、3、4、5、6」，所以我們設計這個七進制計數器，應根據解碼顯示器的狀態表來進行，如表1.1所示。

按表1.1狀態表不難設計出「日」計數器的電路（日用數字8代替）。

所有計數器的解碼顯示均採用BCD—七段解碼器，顯示器採用共陰或共陽的顯示器。

Q4 Q3 Q2 Q1
顯示

1 0 0 0
日

0 0 0 1
1

0 0 1 0
2

0 0 1 1
3

0 1 0 0
4

0 1 0 1
5

0 1 1 0
6

表1.1 狀態表

3. 校時電路

在剛剛開機接通電源時，由於日、時、分、秒為任意值，所以，需要進行調整。

置開關在手動位置，分別對時、分、秒、日進行單獨計數，計數脈沖由單次脈沖或連續脈沖輸入。

4. 整點報時電路

當時計數器在每次計到整點前六秒時，需要報時，這可用解碼電路來解決。即

當分為59時，則秒在計數計到54時，輸出一延時高電平去打開低音與門，使報時聲按500Hz頻率嗚叫5聲，直至秒計數器計到58時，結束這高電平脈沖；當秒計數到59時，則去驅動高音1KHz頻率輸出而鳴叫1聲。

五、參考電路

數字電子鍾邏輯電路參考圖如圖1.3所示。

參考電路簡要說明

1. 秒脈沖電路

由晶振32768Hz經14分頻器分頻為2Hz，再經一次分頻，即得1Hz標准秒脈沖，供時鍾計數器用。

2. 單次脈沖、連續脈沖

這主要是供手動校時用。若開關K1打在單次端，要調整日、時、分、秒即可按單次脈沖進行校正。如K1在單次，K2在手動，則此時按動單次脈沖鍵，使周計數器從星期1到星期日計數。若開關K1處於連續端，則校正時，不需要按動單次脈沖，即可進行校正。單次、連續脈沖均由門電路構成。

3. 秒、分、時、日計數器

這一部分電路均使用中規模集成電路74LS161實現秒、分、時的計數，其中秒、分為六十進制，時為二十四進制。從圖3中可以發現秒、分兩組計數器完全相同。當計數到59時，再來一個脈沖變成00，然後再重新開始計數。圖中利用「非同步清零」反饋到/CR端，而實現個位十進制，十位六進制的功能。

時計數器為二十四進制，當開始計數時，個位按十進制計數，當計到23時，這時再來一個脈沖，應該回到「零」。所以，這里必須使個位既能完成十進制計數，又能在高低位滿足「23」這一數字後，時計數器清零，圖中採用了十位的「2」和個位的「4」相與非後再清零。

對於日計數器電路，它是由四個D觸發器組成的（也可以用JK觸發器），其邏輯功能滿足了表1，即當計數器計到6後，再來一個脈沖，用7的瞬態將Q4、Q3、Q2、Q1置數，即為「1000」，從而顯示「日」（8）。

4．解碼、顯示

解碼、顯示很簡單，採用共陰極LED數碼管LC5011-11和解碼器74LS248，當然也可用共陽數碼管和解碼器。

1. 整點報時

當計數到整點的前6秒鍾，此時應該准備報時。圖3中，當分計到59分時，

將分觸發器QH置1，而等到秒計數到54秒時，將秒觸發器QL置1，然後通過QL與QH相與後再和1s標准秒信號相與而去控制低音喇叭嗚叫，直至59秒時，產生一個復位信號，使QL清0，停止低音嗚叫，同時59秒信號的反相又和QH相與後去控制高音喇叭嗚叫。當計到分、秒從59：59—00：00時，嗚叫結束，完成整點報時。

2. 嗚叫電路

嗚叫電路由高、低兩種頻率通過或門去驅動一個三極體，帶動喇叭嗚叫。1KHz

和500Hz從晶振分頻器近似獲得。如圖中CD4060分頻器的輸出端Q5和Q6。Q5輸出頻率為1024Hz，Q6輸出頻率為512Hz。

Ⅵ 構成計數器的主要電路是

電子計數器基本電路主是觸發器。

電子計數器基本電路主是要由輸入電路、比較電路、時間基準電路、控制電路和計數顯示電路等部分組成。

計數器的工作原理：我們以數字鍾分秒計數器為例介紹其原理，它主要是由石英晶體振盪器、分頻器、計數器、解碼器顯示器和校時電路組成。振盪器產生穩定的高頻脈沖信號,作為數字鍾的時間基準,然後經過分頻器輸出標准秒脈沖。

計數器應用包括通話、簡訊、數據等類別的記錄，並支持用戶自主選擇清零日期，以及按照類別添加提醒數值，如用戶可以選擇每月任一一天，或者第一天、最後一天作為記錄循環清零日，同時添加通話時長、簡訊條數、數據流量數量的提醒節點。計數器的應用極為廣泛，不僅能用於計數，還可用於分頻、定時，以及組成各種檢測電路和控制電路。