四分频电路

Ⅰ 用D触发器怎样设计四分频

首先要将D触发器接成T'触发器，信号接clk，这D触发器就成二分频电路。接下来只需用重复上述动作再接一级就是四分频电路。

四分频需要通过有分频作用的电路结构，在时钟每触发4个周期时，电路输出1个周期信号。比如用一个脉冲时钟触发一个计数器，计数器每计4个数就清零一次并输出1个脉冲。那么这个电路就实现了四分频功能。

Verilog hdl用d触发器实现4分频的程序：

mole dff_4(clk,rst,clk_out);

input clk,rst;

output clk_out;

wire clk,rst;

reg clk_out;

reg q1,q2;

always @(posedge clk or negedge rst)

if(!rst)

begin

q1 <= 1'b0;

end

else

begin

q1 <= ~q1;

end

always @(posedge q1 or negedge rst)

if(!rst)

begin

q2 <= 1'b0;

clk_out <= 1'b0;

end

else

begin

q2 <= ~q2;

clk_out <= q2;

end

(1)四分频电路扩展阅读：

D触发器的工作原理：

1）CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5非=D非。

2）当CP由0变1时触发器翻转。这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5非=D非，Q4=Q6非=D。由基本RS触发器的逻辑功能可知，Q=Q3非=D。

3）触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的，即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS触发器的路径。

该反馈线起到了使触发器维持在1状态和阻止触发器变为0状态的作用，故该反馈线称为置1维持线，置0阻塞线。Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在0状态的作用，称作置0维持线。

Q4输出至G3输入的反馈线起到阻止触发器置1的作用，称为置1阻塞线。因此，该触发器常称为维持-阻塞触发器。

Ⅱ 四分频音箱电路图

四分频音箱，不建议你自己去瞎折腾，再说一般情况也没有这个必要，你如果专实在想玩四分频音属箱，你买成品的吧！分频器这东西技术含量很高的，你做不好，会严重失真的，还有分频点，喇叭的选择，箱体容积，都控制的非常严格的。你如果非要去做，建议你把二分频音箱配上超高音箱和低频音箱试试吧！

Ⅲ 怎么设计一个分频器，可实现2分频、4分频、8分频、16分频输出的电路

使用74LS161计数振荡器的输出，不用设置复位和置数功能，计数器的输出从低位到高位正好满足2分频、4分频、8分频、16分频，分别接发光二极管即可。因为2,4,8,16正好是2的1,2,3,4次方。振荡器使用NE555搭建即可。

74LS161是常用的四位二进制可预置的同步加法计数器

74LS160 芯片是同步十进制计数器（直接清零）。

CD4060是14 级二进制串行计数器（分频器/振荡器)各引脚功能如下：

1、12级分频输出

2、13级分频输出

3 、14级分频输出

4、6级分频输出(2的6次方=64分频)

5、5级分频输出(2的5次方=32分频)

6、7级分频输出 (以此类推)

7、4级分频输出 (2的4次方=16分频)

从工作原理看，分频器就是一个由电容器和电感线圈构成的滤波网。高音通道只让高频信号经过而阻止低频信号；

低音通道正好相反，只让低音经过而阻止高频信号；中音通道则是一个带通滤波器，除了一低一高两个分频点之间的频率能够经过，高频成分和低频成分都将被阻止。

(3)四分频电路扩展阅读：

功率分频器设计：

功率分频器设计在功率放大器之后，主要采用电容和电感元件组成，所以也被称作是感容分频器。因为电感和电容有滤波作用，通过电感和电容能够实现低通和高通，最后达到分割频率的目的。这类分频器设置在音箱内部，通过LC滤波网络，将功放输出的音频信号分成高、中、低之后分别送至每一个发声单元。

最简单的功率分频为电容分频，就是在高音单元的后面串联一个电容来实现分频的方法。稍微复杂一些的可以在每一路中都使用电容和电感来达到更加精确的频率分割效果。

但无论如何，功率分频器安装还是很简单的，有源和无源的音箱均能够适用。功率分频在频率分割后的频段也是存在衰减现象的，衰减曲线的斜率一般会与滤波的次数有关。

但功率分频器的缺点也比较明显，它本身就消耗功率，会出现音频谷点并产生交叉失真。另外功率分频器的参数与扬声器单元本身的阻抗拥有直接的关系，因为单元的阻抗是频率的函数，与标称值偏离很大，因此误差很大，不利于调音，可能需要足够的经验和技术才能够让功率分频实现好的效果。

功率分频器设计在功率放大器之后，主要采用电容和电感元件组成，所以也被称作是感容分频器。因为电感和电容有滤波作用，通过电感和电容能够实现低通和高通，最后达到分割频率的目的。

这类分频器设置在音箱内部，通过LC滤波网络，将功放输出的音频信号分成高、中、低之后分别送至每一个发声单元。

最简单的功率分频为电容分频，就是在高音单元的后面串联一个电容来实现分频的方法。稍微复杂一些的可以在每一路中都使用电容和电感来达到更加精确的频率分割效果。

但无论如何，功率分频器安装还是很简单的，有源和无源的音箱均能够适用。功率分频在频率分割后的频段也是存在衰减现象的，衰减曲线的斜率一般会与滤波的次数有关。

但功率分频器的缺点也比较明显，它本身就消耗功率，会出现音频谷点并产生交叉失真。另外功率分频器的参数与扬声器单元本身的阻抗拥有直接的关系，因为单元的阻抗是频率的函数，与标称值偏离很大，因此误差很大，不利于调音，可能需要足够的经验和技术才能够让功率分频实现好的效果。

在功率放大器之后，主要采用电容和电感元件组成，所以也被称作是感容分频器。因为电感和电容有滤波作用，通过电感和电容能够实现低通和高通，最后达到分割频率的目的。

这类分频器设置在音箱内部，通过LC滤波网络，将功放输出的音频信号分成高、中、低之后分别送至每一个发声单元。

Ⅳ 利用D触发器设计4分频电路，设计步骤自拟

1、每个D触发器的的输入端均接该触发器的Q`输出端，下一态为现态的“反”。
2、CP输入端版并联，成为同步时序权电路。
Q3Q2Q1Q0的 初始态为0000，时序变化规律为：
0000→0001→0010→0011→0100………1110→1111→0000

Ⅳ 什么是四分频电路我没学过啊。怎么用plc设计四分频电路

这个你可以不用转这个牛角尖 这个程序在实际中没有任何意义 都是学校和培训版学校那里讲课的 。音箱权的高中低频主要靠分频器来区分。分频器按分频频段可分二分频、三分频和四分频。二分频是将音频信号的整个频带划分为高频和低频两个频段；三分频是将整个频带划分成高频、中频和低频三个频段；四分频将三分频多划分出一个超低频段。

Ⅵ 分频电路原理

1）从三极管构成电路看，因为存在发射极电阻，所以判断三极管不工作在非线性区（饱和区、截内止区容），而是工作在线性区，就是对 Uo的交流分量进行放大，然后通过变压器分离出交流分量，并整流滤波得到一个可方便测量的直流电压；

那么要满足三极管工作在线性区的条件就是基极的静态工作点电压 Ubq，这个电压是Uo的直流分量通过电阻Rb1、Rb2分压所得；粗略计算就是

Uo（的直流分量）=Ubq*(Rb1+Rb2)/Rb1；

2）方波1经光耦和变压器的隔离与放大，然后整流滤波得到 Uo，显然通过参数设置可使得 Uo的大小与方波1的宽度或周期成正比，这样的一个电压实际上就是相当于在一个直流电压上叠加了一个小小的交流电信号，如同稳压源输出端上的纹波，后级电路就是要放大并提取这个纹波信号以显示；

因此，1）没你题目说的什么分频作用；2）两个方波信号没有直接的逻辑运算关系，即不存在与或非等关系；

Ⅶ 数电，如何用分频器实现2，4，6，8分频，我不太懂原理啊。

用将输入的模拟音频信号分离成高音、中音、低音等不同部分，然后分别送入相应的高、中、低音喇叭单元中重放，即可实现分频。

举个例子，以6分频为例，6000Hz的信号，经过6分频之后变成1000Hz，处理的过程是，设计一个循环计数器，对输入脉冲进行计数，计数规则是0-1-2-3-4-5-0-1-2-3-4-5-0-1-2-3-4-5-0……这种计数器每归零一次给出一个溢出信号。就实现了6分频。

从电路结构来看，分频器本质上是由电容器和电感线圈构成的LC滤波网络，高音通道是高通滤波器，它只让高频信号通过而阻止低频信号；低音通道正好相反，它只让低音通过而阻止高频信号。

(7)四分频电路扩展阅读：

分频器的相关要求规定：

1、在实际的分频器中，有时为了平衡高、低音单元之间的灵敏度差异，还要加入衰减电阻；另外，有些分频器中还加入了由电阻、电容构成的阻抗补偿网络，其目的是使音箱的阻抗曲线心理平坦一些，以便于功放驱动。

2、分频器连接简单，使用方便，但消耗功率，出现音频谷点，产生交叉失真，它的参数与扬声器阻抗有的直接关系，而扬声器的阻抗又是频率的函数，与标称值偏离较大，因此误差也较大，不利于调整。

3、分频器将音频弱信号进行分频的设备，位于功率放大器前，分频后再用各自独立的功率放大器，把每一个音频频段信号给予放大，然后分别送到相应的扬声器单元。

Ⅷ 用74LS74设计的二分频，四分频电路图有哪些

11端与3端为原时钟输入端

5端与9端为变换后的时钟输出端 2端与6端联接，8端与12端联接 7端接电专源负极、14端接电源正极

分频属： 1，2，3，4，5，6为一组，8，9，10，11，12，13为一组 如果要得到二分频，原时钟需接3端或11端，5端或9端为变换后的时钟输出端

如果要得到四分频，原时钟需接3端并且5端接11端，9端为四分频输出端；或者是原时钟接11端

Ⅸ Multisim仿真74LS74四分频电路

1. 74系列TTL数字集成电路的工作电源电压为5V，它的输出电压只能在0~5V范围内。因此，输专出波形就是这样。

2. 而且属，74系列TTL数字集成电路的输入电压也应在0~5V范围内。因此，函数发生器XFG1的设置应该是：振幅2.5Vp、偏置2.5V，这样信号波形的高、低电平分别为5V、0V。或用时钟源（元件库“Sources源”→“SIGNAL_VOLTAGE_SOURCES电压信号源”→“CLOCK_VOLTAGE时钟源”）作信号源。

Ⅹ 求用74LS74设计的二分频，四分频电路图

CLK脚接输入信号，Q非（即Q上有一横杠的脚）接D脚，Q或Q非作输出，这是二分频电路，像这样只用单级（一个D触发器）就是二分频，如果用两级就是四分频，用三级就是八分频。

分频： 1，2，3，4，5，6为一组，8，9，10，11，12，13为一组 如果要得到二分频，原时钟需接3端或11端，5端或9端为变换后的时钟输出端。如果要得到四分频，原时钟需接3端并且5端接11端，9端为四分频输出端；或者是原时钟接11端。

(10)四分频电路扩展阅读：

最简单的分频就是二分频，将声音分为高频和低频，分频点需要高于低音喇叭上限频率的1/2，低于高音喇叭下限频率的2倍，一般的分频点在2K到5K之间。但是这样分频对低音照顾仍然不够完善，因为低音为了获得更好效果，往往需要单独处理，并且扬声器的切割失真对低音的影响也最大，因此近些年三分频逐渐流行起来。

三分频是将声音分为低音、中音和高音，有两个分频点，低音分频点一般在200Hz以下，或者120Hz，甚至更低，高音分频点一般为2000Hz－6000Hz。此外也有少量的四分频或者多分频系统。显然更多分频数理论上更有利于声音的还原，但过多的分频点会造成整体成本上升，并且实际效果提升有限，因此常见的分频数仍然是二分频和三分频。