逻辑电路素数

『壹』 求解一道数电题目～用一片74LS138和与非门设计一个BCD码质数检测电路，输入大于1的素数时输出

第一，可以体现作者的总体思路。提纲是由序码和文字组成的一种逻辑图表，是帮助作者考虑文章全篇逻辑构成的写作设计图。其优点在于，使作者易于掌握论文结构的全局，层次清楚，重点明确，简明扼要，一目了然。[2]
第二，有利于论文前后呼应。有一个提纲，可以帮助我们树立全局观念，从整体出发，在检验每一个部分所占的地位、所起的作用，相互间是否有逻辑联系，每部分所占的篇幅与其在全局中的地位和作用是否相称，各个部分之间的比例是否恰当和谐，每一字、每一句、每一段、每一部分是否都为全局所需要，是否都丝丝入扣、相互配合，成为整体的有机组成部分，都能为展开论题服务。经过这样的考虑和编写，论文的结构才能统一而完整，很好地为表达论文的内容服务。
第三，有利于及时调整，避免大返工。在毕业论文的研究和写作过程中，作者的思维活动是非常活跃的，一些不起眼的材料，从表面看来不相关的材料，经过熟悉和深思，常常会产生新的联想或新的观点，如果不认真编写提纲，动起笔来就会被这种现象所干扰，不得不停下笔来重新思考，甚至推翻已写的从头来过;这样，不仅增加了工作量，也会极大地影响写作情绪。毕业论文提纲犹如工程的蓝图，只要动笔前把提纲考虑得周到严谨，多花点时间和力气，搞得扎实一些，就能形成一个层次清楚、逻辑严密的论文框架，从而避免许多不必要的返工。另外，初写论文的学生，如果把自己的思路先写成提纲，再去请教他人，人家一看能懂，较易提出一些修改补充的意见，便于自己得到有效的指导。

『贰』 设计一个检查一位十进制数（用8421码表示）是否为质数的逻辑电路，要求当输入（用ABCD表示）为质数时输出F

这个很简单。
首先你用四位二进制分别把0-9的数字列出来，然后在后面对应位置填F的值，是质数1，否则为0，这不真值表就不出来了吗。
由真值表写逻辑式，也可以直接画卡诺图，用卡诺图化简后用门电路实现即可。

『叁』 求具体过程！ 用与非门设计一个组合电路，输入的是1位8421BCD码，当输入数字为素数时，输出

很简单啊一位8421的BCD码只能表示0-9，0-9之间的素数只有2 3 5 7，8421BCD码每个数字只有一种表现形式，2 3 5 7分别表示为0010 0011 0101 0111，判断是否是这4个数字，判断方法是应该是0的数位接非门，然后四个数位与在一起。再把四种判断的结果或在一起。得到最终结果

『肆』 设计一个4位2进制素数检测的电路要求只用与非门

使用逻辑比较电路很容易实现.
具体方法是用两个四位逻辑比较电路,两个比较器的数据输入A并联输入,第一个B设定为2,第二个B设定为7,第一个Y(A＞B)与第二个Y(A＜B)与输出就可以了.

『伍』 哎呀呀，我是弱智，1+1＝

小学算术
1+1=2
数字电路、计算机逻辑电路
1+1=1
生育
1+1>=3
计算机二进制中
1+1=10

哥德巴赫猜想：每个不小于 6 的偶数都是两个奇素数之和,即“1+1”。

『陆』 设计一个电路,判断四位二进制数是否为质数

把多个一位全加器级联后就可以做成多位全加器。

依次将低位全加器的“进位输出端”接到高位全加器的“进位输入端”就可以。最终的结果是由最高位全加器的“进位输出端”和每百一位全加器的“本位和输出端”组成，从高位到低位依次读出。比方说四位二进制加法器，结果就是五位数。

全加器是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。

『柒』 用与非门设计一个组合逻辑电路,该电路输入为一位十进制数的2421码，当输入的数为素数时，输出F为1，否则为0

一位数的素数，只有2,3,5,7，给你个参考图

『捌』 用与非门设计一个组合电路，输入为一位十进制的8421bcd码，当输入的数字是素数时，输出f为1，否则为0

这个应该挺简单的吧！从0到9的素数有2、3、5、7，输入分别为0000到1001，F依次为0011010100，然后再根据真值表列写逻辑表达式，最后再画逻辑电路图

『玖』 设计一组合逻辑电路，输入为一位8421bcd码十进制数，当该数为素数时，输出为1 ，用与或非门实现该电路。

用与或非门电路，还是可用与、或、非、门电路？
一位数的素数，只有2,3,5,7，给你个参考图

『拾』 设计组合电路，电路的输入为1位十进制数的8421BCD码，当输入的十进制数为素数时，输出为1，否则

真值表

多给点分吧，累死了