译码器电路图

A. 74HC138怎么组成 32线译码器 怎么连接法，求电路图

H ：接高电平 ；L ：接地 。A2 、A1、A0 接单片机地址线，作为片选的 A3、A4 接 I/O 口。

B. 3:8译码器电路图怎么画

数电课本有详细的讲解，这里给你个图片。希望有用。

C. cpu译码器电路原理

一般我们指的译码器是从一种数据表示形式转换为另一数据表示形式的器件。而指令的解析未必就是你说到的译码器可以解决的，而是诸如乘法器、全加法器或者更为基本的触发器或逻辑电路直接构成，并不属于译码器的子集。
建议你把基本概念弄清楚了再来表达你的准确想法，不然旁人很难帮上你的忙。

对你补充的回答：根据前面对译码器的解释，指令译码器也是同样的道理，你可以把它理解为普通的地址译码器，比如3-8译码器（或8-256译码器），其实就是把3(或8)条数据线上表示的信息转换为8（或256）条数据线来表示的一种形式，（即译码），然后利用该信息表示的独立性和唯一性对功能电路作出恰当的选择（比如选择当前执行的指令的部件为加法处理单元）。在这个意义上来说它就是一个普通的地址译码器，用于选中哪个功能单元来处理当下的操作数。 一条指令只需一个地址，而非你说的多少种译码器，一个8位指令译码器就可以支持256条指令，一个16位指令译码器可达到最多65536条指令。

因此，你可以通过一个典型的3-8译码器来了解译码的基本原理，常见型号是74LS138.当然，实际的指令解码电路要复杂得多，而且是基于系统设计的，你只能从等效的角度来了解。由浅入深，慢慢来。通过对74LS138的了解，你会对译码器有初步的认识，也是最重要、最基础的认识。

D. 74LS138 3-8译码器怎么组成5-32线译码器 怎么连接法，求电路图

用四片不加门电路，不能直接组成5-32译码器

E. 关于设计的三八译码器的电路图

大人，此事必有蹊跷！

F. 求详细解释2-4译码器的电路原理~【已附图】

2-4译码器功能：

输入为 A，B，输出为 Yi，EI 是使能端；

就是与两位二进制数 A、B，共内有四种状容态，并分别对应输出为 Y0、Y1、Y2、Y3；

有逻辑关系为：

Y0 = （A' B'）'；Y1 = （A' B）'；Y2 = （A B'）'；Y3 = （A B）'；

G. 如何用双2-4线译码器转换为3-8线译码器电路图怎么设计

将双2-4译码器进行级联，即使用最高位作为两片2-4译码器的片选信号，将剩余位作为译码器片内地址线，就可以转换成3-8译码器。

设计方向

将双2-4译码器级联为3-8译码器

设计思路

由于译码器译码输出与输入对应，输入端位000~111对应选择输出端的Q0~Q7，故可以根据输入端最高位将3-8线译码器分割为低4位和高4位，结合逻辑地址分段的思路使用两个2-4线译码器的表示对应的Q0~Q3和Q4~Q7。

由于Q0~Q3和Q4~Q7除了输入端的最高位不同一一对应，因此可以输入端最高位控制2-4译码器的使能端，将剩余的输入作为片内地址去控制有效译码器的输出。

电路原理

设计分析

该设计通过输入端最高位作为片选信号，将输入端最低位和第二位作为片内地址线选择片内输出，实现两个2-4译码器的级联形成3-8译码器。

注意事项

译码器根据其内部结构不同输出端和使能端均有高电平有效和低电平有效两种，实际使用应根据相关技术手册调整，即调整反相器的位置和输出的默认电平，常使用上拉电阻和下拉电阻。

H. 2-4译码器 电路图如何设计

列出真值表，根据表值构造逻辑电路即可。

一个2输入的译码器，但由于其主要使用了与非门构成的，其每个输出对应于一个最小项的非。在这电路中，当输入BA的取会为10时，其输出F2不再为1，而是输出为0，其余的输出为1。

译码器电路看作输出低电平有效（即当输入变量对应于十进制i时，其对应的第i个输出端为低电平，其余为高电平）。而前面的译码器当然就是高电平有效了。

(8)译码器电路图扩展阅读：

2-4译码器功能：

输入为 A，B，输出为 Yi，EI 是使能端；

就是与两位二进制数 A、B，共有四种状态，并分别对应输出为 Y0、Y1、Y2、Y3；

有逻辑关系为：

Y0 = （A' B'）'；Y1 = （A' B）'；Y2 = （A B'）'；Y3 = （A B）'；

I. 如何用双2-4线译码器转换为3-8线译码器电路图怎么设计求图及解释。。。

双2-4线译码器转换为3-8线译码器的电路原理图如下：

所需要的器件为2片2-4线译码器（回74139系列）和1个非门答。

其中z是最低位。x是最高位。

原理如下：

• 当x为0时，上边的译码器打开，下边的译码器输出高阻抗。译码输出低4位（yz组合）。

• 当x为1时，下边的译码器打开，上边的译码器输出高阻抗。译码输出高4位（yz组合）。

注意：

• 译码器输出端有时候需要添加下拉或者上拉电阻，因为没有译码输出的端口是高阻抗High Z。

• 注意输入的高低位顺序。