芯片门电路

Ⅰ 怎么读懂cpld芯片的与门电路

目前性能最高的FPGA应该是XILINX的VIRTEX 7 系列，门电路的概念已经很少用了，而用逻辑单元的概念取代。你可以去查查XILINX的网站，最大容量应该是7V2000T。
FPGA是一种PLD，CPLD是另外一种PLD，它们都是可编程逻辑器件。区别在于工艺不同，目标应用不同。FPGA一般都是SRAM工艺，而CPLD已EEPROM和FLASH工艺为主，FPGA可以做到很大容量，而CPLD由于工艺的限制最多就几千个逻辑单元，再大性能就下降得很厉害。工艺的区别还导致FPGA是掉电丢失上电加载的电路，而CPLD掉电不丢失，不需要外置配置MOMERY。

Ⅱ 芯片是不是都是什么门电路就是MOS管做的吗

芯片的基础单元就是MOS管和TTL晶体管，多个MOS管不同的组合成形成逻辑门，比如与门、非门、与非、或非等。

再高层的组合就形成了复杂的芯片。想学习具体知识，讲器件基础的就是半导体器件，门电路就是看数字电路基础，再往上就是学习数字集成电路设计。

上面提到的MOS管是作为信息传递的载体。MOS管还有另一个应用叫功率管，传输大电流，一般是作为分立器件出现。

芯片的生产过程就是把一个一个的基本单元按照设计的连线规则在晶元上腐蚀出来。

Ⅲ 求门电路芯片型号，两个或门那种

你可以用4071，它是14脚封装，内有四个独立的或门电路，可以把它们组合成多种电路回。14角是电源正，7角是负。四组答按管脚分是123,456,89 10，11 12 13 ，其中管脚124589 12 13 是输入，管脚34 10 11是输出。

Ⅳ DXP芯片，门电路

这个电路里的门电路是6非门CD4069，芯片内有6个相同的非门。在DXP的元件库中有，不用画，封装是直插式DIP14或贴片式SOP-14。

Ⅳ 基础逻辑门电路任意三个芯片使用方法及作用

在数字电路中，所谓“门”就是只能实现基本逻辑关系的电路。最基本的逻辑关版系是与、权或、非，最基本的逻辑门是与门、或门和非门。逻辑门可以用电阻、电容、二极管、三极管等分立原件构成，成为分立元件门。也可以将门电路的所有器件及连接导线制作在同一块半导体基片上，构成集成逻辑门电路。

Ⅵ 常用的cmos集成门电路型号

CMOS传输门（Transmission Gate）是一种既可以传送数字信号又可以传输模拟信号的可控开关电路。CMOS传输门由一个PMOS和一个NMOS管并联构成，其具有很低的导通电阻（几百欧）和很高的截止电阻（大于10^9欧）。今天介绍一些简单出的集成电路，均为双列直插(DIP)的封装形式，分别是4011/4013/4069以及4017，前三个芯片有14个引脚，后面一个有16个引脚。引脚的识别顺序是将集成电路正面摆放，有缺口的一端在上面，左上端的引脚为第一脚，左下端的最后一个引脚为电源正极，右上端为电源负极。

下面我们来分别介绍一下以上4种CMOS集成电路。

门电路
（1）4069（六反相器，也就是六个非门）

反相器是执行逻辑“非”，也就是反相功能的逻辑器件，反相器也可以称为“非门”，如下图所示。

4069芯片实物图
反相器是执行逻辑“非”，也就是反相功能的逻辑器件，反相器也可以称为“非门”，4069内封装了6个反相器，这六个反相器功能一样，如下图所示。

4069引脚功能排列示意图
逻辑特点：

输入端A为低电平“0”状态时，输出端Y为高电平“1”状态；

输入端A为高电平“1”状态时，输出端Y为低电平“0”状态；

4069芯片真值表
（2）4011（四2输入端与非门）

与非门，顾名思义，就是先执行“与”功能，再执行非功能。4011内部共封装四个与非门，每个与非门均有两个输入端，1个输出端。这四个与非门功能，参数一致，随意使用，千万不要接错引脚，否则芯片可能被烧坏。

4011芯片实物图
4011芯片里面有4个与非门电路，如下图所示。

4011引脚排列示意图
与非门逻辑特点：

只有当输入端全部为高电平“1”状态时，输出端才为低电平“0”状态；

在其他输入状态下，输出端均为高电平“1”状态。

4011真值表
触发器
触发器与门电路一样，都是逻辑电路，。门电路属于组合逻辑电路，触发器属于时序逻辑电路。组合逻辑电路的特点是，电路的输出状态完全由该时刻的输入状态决定，输入状态发生变化，输出状态也随着发生相应的变化。而时序逻辑电路的输出状态不仅仅取决于该时刻的输入状态，还与前一时刻的输入状态有关，它的状态变化经常是借助时钟脉冲的“触发”作用，因此，分析电路时必须考虑时钟脉冲的各种有关因素，它的另一重要特点是具有记忆数码（0或1）的功能。

触发器是计数器、分频器、移位寄存器等电路的基本单元电路之一，是这些电路的重要逻辑单元电路，在信号发生、波形变换、控制电路中也常常使用触发器。常用的触发器有D触发器、J-K触发器、R-S触发器、施密特触发器等，这里我们介绍最常用的D触发器——4013（双D触发器）。

4013实物图
4013内部共有两个D触发器，这两个触发器的功能参数都是一样的。

4013芯片引脚示意图
D触发器的输出状态的改变依赖于时钟脉冲的触发作用，即在时钟脉冲触发时，输入数据。D触发器由时钟脉冲上升沿触发，置位和复位有效电平为高电平“1”。D触发器通常用于数据锁存或者控制电路中。

4013的工作过程是：

R=0,S=0,在CP脉冲上升沿的作用下，Q=D;

R=0,S=1,无条件置位，Q=1，该状态又称“置1”；

R=1,S=0,无条件复位，Q=0，该状态又称“置0”；

R=0,S=0,CP=0，Q保持状态不变。

4013真值表
计数器
在数字电路中，计数器应用非常广泛，它属于计数器件，不仅用于 记忆脉冲个数，也用于分频、定时、程序控制、逻辑控制等电路中、计数器品种较多，按计数单元更新状态的不同，分为同步计数器和异步计数器两大类。同步计数器各个计数单元电路共用一个时钟，它们的状态变化是同步进行的，因此它们具有工作频率高、时间延迟小等优点，但要求CP时钟脉冲的功率较大，电路较复杂、异步计数器各个计数单元不共用一个时钟，后级的时钟可以是前级的输出。因此，异步计数器的优缺点正好与同步计数器相反。计数器按计数形式可分为二进制、十进制、N进制、加/减计数器、可逆计数器等，这里我们介绍常用的十进制计数器4017（十进制计数/分频器）

4017芯片实物图
4017芯片内部共有一个计数器，如下图所示。

4017引脚功能排列示意图
4017芯片工作过程是：

RST=0、!EN=0时，计数脉冲从CP输入，在脉冲上升沿的作用下计数；

RST=0、CP=1时，计数脉冲从!EN输入，在脉冲下降沿的作用下计数；

RST=1时，无论CP、!EN为任何状态，均无条件复位，此时，Q0=1，CP=0，!EN=0，输出状态不变化。

4017每计数1次，Q0~Q9依次输出高电平，且每次只有1个Q端保持高电平，该高电平持续到下一个计数脉冲到来为止。Q0~Q9端的变化，相当于把计数脉冲依次从Q0移到Q9，因此，它们起到了脉冲分配和计数作用。在计数到第5个脉冲时，进位输出端CO由“1”变为“0”，待第10个计数脉冲来到时CO又由“0”变为“1”，即每计数10个脉冲，产生1个负跳变，由此可作为进位信号输出。

Ⅶ 芯片工作原理

芯片的工作原理是：将电路制造在半导体芯片表面上从而进行运算与处理的。

集成电路对于离散晶体管有两个主要优势：成本和性能。成本低是由于芯片把所有的组件通过照相平版技术，作为一个单位印刷，而不是在一个时间只制作一个晶体管。

性能高是由于组件快速开关，消耗更低能量，因为组件很小且彼此靠近。2006年，芯片面积从几平方毫米到350 mm²，每mm²可以达到一百万个晶体管。

数字集成电路可以包含任何东西，在几平方毫米上有从几千到百万的逻辑门、触发器、多任务器和其他电路。

这些电路的小尺寸使得与板级集成相比，有更高速度，更低功耗（参见低功耗设计）并降低了制造成本。这些数字IC，以微处理器、数字信号处理器和微控制器为代表，工作中使用二进制，处理1和0信号。

(7)芯片门电路扩展阅读：

在使用自动测试设备（ATE）包装前，每个设备都要进行测试。测试过程称为晶圆测试或晶圆探通。晶圆被切割成矩形块，每个被称为晶片（“die”）。

每个好的die被焊在“pads”上的铝线或金线，连接到封装内，pads通常在die的边上。封装之后，设备在晶圆探通中使用的相同或相似的ATE上进行终检。测试成本可以达到低成本产品的制造成本的25%，但是对于低产出，大型和/或高成本的设备，可以忽略不计。

晶圆的成分是硅，硅是由石英沙所精练出来的，晶圆便是硅元素加以纯化（99.999%），接着是将这些纯硅制成硅晶棒，成为制造集成电路的石英半导体的材料，将其切片就是芯片制作具体所需要的晶圆。晶圆越薄，生产的成本越低，但对工艺就要求的越高。

Ⅷ 求，门电路发展史

门电路也即数字逻辑电路。
20世纪初首先得到推广应用的电子器件是真空电子管。它是在抽成真空的玻璃或金属外壳内安置特制的阳极、阴极、栅极和加热用的灯丝而构成的。电子管的发明引发了通信技术的革命，产生了无线电通信和早期的无线电广播和电视。这就是电子技术的“电子管时代”。由于电子管在工作时必须用灯丝将阴极加热到数千度的高温以后，阴极才能发射出电子流，所以这种电子器件不仅体积大、笨重，而且耗电量大，寿命短，可靠性差。因此，各国的科学家开始致力于寻找性能更为优越的电子器件。1947年美国贝尔实验室的科学家巴丁(Bardeen)、布莱顿(Brattain)和肖克利(Schockley)发明了晶体管(即半导体三极管)。由于它是一种固体器件，而且不需要用灯丝加热，所以不仅体积小、重量轻、耗电省，而且寿命长，可靠性也大为提高。从20世纪50年代初开始，晶体管在几乎所有的应用领域中逐渐取代了电子管，导致了电子设备的大规模更新换代。同时，也为电子技术更广泛的应用提供了有利条件，用晶体管制造的计算机开始在各种民用领域得到了推广应用。1960年又诞生了新型的金属一氧化物一半导体场效应三极管(MOSFET)，为后来大规模集成电路的研制奠定了基础。我们把这一时期叫做电子技术的“晶体管时代”。为了满足许多应用领域对电子电路微型化的需要，美国德克萨斯仪器公司(TexasInstruments)的科学家吉尔伯(Kilby)于1959年研制成功了半导体集成电路(integratedcircuit, IC)。由于这种集成电路将为数众多的晶体管、电阻和连线组成的电子电路制作在同一块硅半导体芯片上，所以不仅减小了电子电路的体积，实现了电子电路的微型化，而且还使电路的可靠性大为提高。从20世纪60年代开始，集成电路大规模投放市场，并再一次引发了电子设备的全面更新换代，开创了电子技术的“集成电路时代”。随着集成电路制造技术的不断进步，集成电路的集成度(每个芯片包含的三极管数目或者门电路的数目)不断提高。在不足10年的时间里，集成电路制造技术便走完了从小规模集成(small scaleintegration, SSI，每个芯片包含10个以内逻辑门电路)到中规模集成(medium scaleintegration, MSI，每个芯片包含10 至1000个逻辑门电路)，再到大规模集成(large scaleintegration, LSI，每个芯片包含1000 至 10 000个逻辑门电路)和超大规模集成(very largescale integration, VLSI，每个芯片含10 000个以上逻辑门电路)的发展过程。自20世纪70年代以来，集成电路基本上遵循着摩尔定律(Moore's Law)在发展进步，即每一年半左右集成电路的综合性能提高一倍，每三年左右集成电路的集成度提高一倍。