进制电路

『壹』 60进制计数器电路图

基于原理图描述的，这是一个24进制的计数器，把十位和个位的输出那里的连接改改就行了，会吧？

下面是基于verilog语言描述的：

molecnt24(ten,one,co,clk,clr);

output[3:0]ten,one;

outputco;

inputclk,clr;

reg[3:0]ten,one;

regco;

always@(posedgeclk)

begin

if(clr)

beginten<=0;one<=0;end

else

begin

if({ten,one}==8'b00100011)

beginten<=0;one<=0;co<=1;end

elseif(one==4'b1001)

beginone<=0;ten<=ten+1;co<=0;end

else

beginone=one+1;co<=0;end

end

end

endmole

还有基于vhdl语言描述的，具体参考潘松老师的那本书或者周润景老师的那本书。

『贰』 如何用74LS161来实现7进制的计数器电路图

1、首先找到一块74LS195芯片，将其J、K输入端连接到一起，将R、LOAD端连接高电平，将CP端连接脉冲信号，再将输出端从左到右、从上到下编号为Q0、Q1、Q2、Q3，如图所示。

(2)进制电路扩展阅读

一个 16 进制计数器，最大计数值是 1111 ，相当于十进制数 15 。需要计数的脉冲加到最低位触发器的 CP 端上，所有的 J 、 K 端都接高电平 1 ，各触发器 Q 端接到相邻高一位触发器的 CP 端上。 J—K 触发器的特性表告诉我们：当 J=1 、 K=1 时来一个 CP ，触发器便翻转一次。

在全部清零后，第 1 个 CP 后沿，触发器 C0 翻转成 Q0=1 ，其余 3 个触发器仍保持 0 态，整个计数器的状态是 0001 。

第 2 个 CP 后沿，触发器 C0 又翻转成“ Q0=0 ， C1 翻转成 Q1=1 ，计数器成 0010 。到第 15 个 CP 后沿，计数器成 1111 。可见这个计数器确实能对 CP 脉冲计数。

『叁』 114进制计数电路功能测试

答案是 26进制（二十六进制）：

1、两个计数器的CPB都连接各自A ————— 2×5＝10进制级数模式打开；
2、S9(1)、S9(2)都接地 —————— 没有采用置九法；
3、最为关键的：
左侧的R0(1)、R0(2) ——————立即清零端QDQCQBQA ＝0110使得左侧的计数器为 六进制；

高位的右侧计数器时钟利用低位D（左侧计数器QD），符合“逢十进一”的要求；

右侧高位的R0(1)、R0(2) ——————立即清零端QDQCQBQA ＝0010使得左侧的计数器为 二进制；

注释：
功能端介绍，在图中：
R0(1)、R0(2)，为立即清零端，两者同时为高电平时实现清零功能，清零方式为异步（立即）。
S9(1)、S9(2)，为置数端，两者同时为高电平时实现置数功能，此时，输出端输出最大数 1001。
QD、QC、QB、QA 为数据输出端。
CPA、CPB为脉冲输入端，其中：
外部时钟脉冲从CPA输进去，输出从QA输出时为二进制记数；
脉冲从CPB进去，输出从QB、QC、QD输出时为五进制记数；
脉冲从CPA进去，QA接CPB，输出从QD、QC、QB、QA输出时为十进制记数。

一般地：
1．设计n进制计数器，n为几位数就需几块74LS90。
2．每块74LS90的两脉冲都按10进制接法相连接，置数S9端无效。
3．高位的计数脉冲来自低位D，符合“逢十进一”的逻辑需求。
4．n中为0的那位对应的74LS90的清零端可接n各位BCD码中为“1”的输出端的“与”运算结果，当然也也可接低电平。

『肆』 数电中的一道题，问构成几进制电路

160 是同步预置、异步清零的十进制同步计数器，预置信号从高位芯片的 Q2 引出，则最大计数值是 ：0100 0000 B = 40 D ，预置数 0 要等到下一个时钟到来才能到达 Q 输出端，所以计数范围是：0 ~ 40 ，是 41 进制的计数器。
如果 Q2 是接清零端子 R'， 则是 40 进制计数器。但是接 R' 端子是有瑕疵的，不该怎么接。

『伍』 用74LS161进行二十四进制计数器的电路是怎样的

首先把个位的74LS161改成十进制计数器并产生进位信号，向十位计数器进位。

再利用24产生复位信号，使十位和个位计数器复位回0，实现24进制计数。最大数是23，逻辑图即仿真图如下所示。

(5)进制电路扩展阅读：

二十四进制的优点在于不需要添加辅助符号（am和pm）就可以完整地表达时间，被广泛应用于大型公共交通（轨道交通、轮船、客机）和军事。

二十四进制有24个基数：0、1、2、3、4、5、6、7、8、9、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）、G（16）、H（17）、J（18）、K（19）、L（20）、M（21）、N（22）、P（23）（A~~P代表10~~23）。

为了避免混淆1和I，0和O，故跳过字母I、O，18~~23分别计作J、K、L、M、N、P。比如：16计作G、22计作N。等于或大于24的数字计作：

24→10、25→11、26→12……25→11中标粗体的1代表24。同一个数字在不同的位置代表的值是不一样的。

『陆』 怎么看电路是几进制计数电路

本电路无法确定具体为几进制，因为与预置值有关；

Lo=(Q3Q2Q1)' ; 即是计数器最大计数值 = 1110；

因此，其可实现从 1--14进制计数，如：14 - 预置值 = N，就是 N进制；

『柒』 二进制如何控制电路

二进制控制电路：数字信号需要转换成模拟信号，通过模拟量的电平变化来控制开关。

1、数字电子电路里面的逻辑电路都是门电路，这个门电路可以进行高低电平（0，1）的判断。

2、txt格式的文件是文本文件，和二进制格式的文件是不一样的。在文本文件里面0使用ASCII码表示，并不是二进制里面的0。

采用二进制原因：

0和1，所以，任何具有二个不同稳定状态的元件都可用来表示数的某一位。而在实际上具有两种明显稳定状态的元件很多。例如，氖灯的“亮”和“熄” ；开关的“开” 和 “关”；电压的“高” 和“低”、“正”和 “负”；纸带上的“有孔”和“无孔”。

电路中的“有信号” 和 “无信号”； 磁性材料的南极和北极等等，不胜枚举。 利用这些截然不同的状态来代表数字，是很容易实现的。不仅如此，更重要的是两种截然不同的状态不单有量上的差别，而且是有质上的不同。

『捌』 二十四进制和六十进制电路有何异同

他们就是性能上的差距，每个主导着不同的不同的领域和性能

『玖』 有关十进制整数(BCD)转换成二进制的电路设计！

十进制整数（BCD）转换成二进制：

在数学中，我们都知道随便一个十进制数如5468，那么它的计算过程可以转换为：5468＝5＊1000＋4＊100＋6＊10＋8，因此BCD码转成二进制数的算法就是：

abcd＝a＊1000＋b＊100＋c＊10＋d。

这种算法是最常规的一种算法，里面需要用到乘法器以及加法器，这种实现方式比较耗费资源，下面梦翼师兄会介绍一种算法，这种算法需要用到加法和移位来完成BCD转二进制数的功能，从而尽可能的节约逻辑资源。

二进制码左移一位等于未左移的二进制码＊2，例如有二进制码101001，转成十进制等于41，左移一位得到1010010，转成十进制等于82。

也就是说二进制码左移1位加上左移3位可以等效于二进制码乘以10。

用实例分析：十进制数29；

用BCD码表示：十位上的十进制数为2＝＝BCD码表示为0010；个位上的十进制数9＝＝＝BCD码表示为1001；所以总的来说十进制数29用BCD码表示为：00101001。

转换过程：把BCD码0010（十进制数为十位上的2）右移4位（其实表示当作一个个位数，或者说单纯的数值），然后乘以10还原到十进制的权重（因为这个数本来表示的就是十进制数中的十位）。处理完十位上的数，接着处理个位上的数。

因为BCD码的权重和二进制的前四位权重是一样（2＾n，n为位数），所以直接用前面的十位上的数加上它就可以了。

简单点分析：0010（十位上的2BCD码表示）×10＋1001（个位上的9BCD码表示）＝29的二进制数

C代码表示：#define BCD_TO_BIN(val) ((((val) >> 4) * 10) + ((val)&15))。

(9)进制电路扩展阅读：

BCD码是用4位二进制数（各个位的权重分别为：8421，所以叫8421码）来表示一位十进制数。

这里的一位十进制数要特别说明下，一位十进制数只能是 0～9之间的一个数值。比如：6 就是表示一位十进制数6；66则是表示两位十进制数；666则是表示三位十进制数。

BCD码这种编码形式利用了四个位元来储存一个十进制的数码，使二进制和十进制之间的转换得以快捷的进行。这种编码技巧最常用于会计系统的设计里，因为会计制度经常需要对很长的数字串作准确的计算。

相对于一般的浮点式记数法，采用BCD码，既可保存数值的精确度，又可免去使计算机作浮点运算时所耗费的时间。此外，对于其他需要高精确度的计算，BCD编码亦很常用。

『拾』 数字电路里的几进制几分频是什么意思

几进制是说的数字电路里的计数器。比如十进制计数器74LS160，指得就是没经过是个计数脉冲信号，从其进位输出端口输出一个高低电平。
分频就使输出频率变为原输出频率的几分之几，二分频就是将原频率减半。