单片机硬件电路设计

『壹』 单片机的电路怎么设计

单片机的电路要实现控制LED灯，需要以单片机最小系统的方式来实现，单片机最小系统由2部分内构成：
第1部分：单片机容复位电路。硬件组成：电容+电阻构成复位电路。
第2部分：单片机时钟电路。电阻组成：12MHz晶振+11pF陶瓷电容，提供单片机的工作周期。
完成单片机最小系统后再完成LED灯的控制，LED灯与单片机的IO端口连接时，需要将LED灯串联220Ω的电阻限流。然后单片机的一组IO口最多串联2个LED灯，如果要多个LED灯，那最多可以在单片机的IO口并联4组2个串接在一起的LED灯。单片机有32个IO口，如此算下来，你一个IO口做多可以控制8个LED灯，那么32个IO口，单片机可以控制256个LED灯。
关于LED的一闪一闪的问题，这个采用单片机的内部定时器即可，51单片机内部有T0、T1供给2个定时器，可以根据需要自行设定。
生活不止有眼前的苟且，还有诗和远方

头像账号也是腾讯账号。有问题可以添加@

『贰』 在单片机硬件电路设计时，经常用到上拉电阻，上拉电阻是怎么把电压拉高的

一般就是将不确定的信号固定在高电平，或者是加大单片机的驱动能力。
一般的接法就是通过一个电阻接到电源上，这样当单片机的引脚没有输出信号的时候，电阻就相当于导线，这时引脚为高电平，当单片机的引脚有低电平输入的时候，电压通过电阻不会改变引脚的电压，但是却能够分得一部分电流，进而提高驱动能力。
说两个例子吧：
按键的电路应该知道吧，如果没有按键按下的时候是高电平，有按键的时候是低电平按键的功能就是把单片机的引脚接地，现在问题出来了，但你按键松开的时候，如果没有上拉电阻，那么单片机的引脚就会一直停留在低电平，让单片机误认为一直有按键按下。
再说一个驱动能力的，一般驱动数码管或者指示灯的时候就需要上拉电阻，这是因为如果单片机的驱动能力如果不够的话指示灯是不会亮的，通过上拉电阻，电流经过电源电阻指示灯这条回路，就不会出现指示灯不亮的情况。
不知道你明白没有

『叁』 设计硬件电路中要注意哪些方面

硬件电路设计包括原理图设计和PCB板设计，在具体设计中要注意以下几点

（1）在原理图设计中，要充分利用单片机的硬件资源，合理分配单片机的I/O口，提高产品的性价比。

（2）单片机外围电路较多时，必须考虑其驱动能力。驱动能力不足时，系统工作不可靠，可通过增设线驱动器增强驱动能力或减少芯片功耗来降低总线负载。

（3）可靠性及抗干扰设计是硬件设计中必不可少的一部分，它包括芯片器件选择、去耦滤波、印刷电路板布线、通道隔离等。

（4）硬件电路的安装调试，必须制订严格的调试步骤，保证仪器仪表和器件的安全。根据智能电子钟的设计方案，绘制电路原理图和PCB板图，最后进行硬件安装与调试。

『肆』 单片机的基本外围电路

1. 电源电路，给单片机提供稳定的电源

2. 时钟电路，用晶振和电容给单片机提供稳定的时钟基准信号

3. 复位电路，按键和电容搭建成单片机复位电路，用于复位
   

『伍』 单片机如何与USB接口相连接其硬件电路如何设计

数据接收存储技术革新是信号采集处理领域内的一个重要课题。利用这种技术，可以把信号的实时采集和精确处理在时间上分为两个阶段，有利于获得令人更满意的处理结果。在无线数传接收设备中应用数据接收存储方法时，除了要满足数据传输速率和差错控制方面的要求外，还需要考虑如何使设备易于携带、接口简单、使用方便。
传统外设接口技术不但数据传输速率较低，独占中断、I/O地址、DMA通道等计算机系统关键资源，容易造成资源冲突问题，而且使用时繁杂的安装配置手续也给终端用户带来了诸多不便。近年来，USB接口技术迅速发展，新型计算机纷纷对其提供支持。USB2.0是USB技术发展的最新成果，利用USB2.0接口技术开发计算机外设，不但可以借用其差错控制机制[1][6]减轻开发人员的负担、获得高速数据传输能力（480Mb/s），而且可以实现便捷的机箱外即插即用特性，方便终端用户的使用。
1 无线数传接设备总体构成
无线数传接收设备是某靶场测量系统的一个重要组成部分。如图1所示，该设备由遥测接收机利用天线接收经过调制的无线电波信号，解调后形成传输速率为4Mb/s的RS-422电平差分串行数据流。以帧同步字打头的有效数据帧周期性地出现在这些串行数据中。数据转存系统从中提取出有效的数据帧，并在帧同步字后插入利用GPS接收机生成的本地时间信息，用于记录该帧数据被接收到的时间，然后送给主机硬件保存。
在无线数传接收设备中，数据转存系统是实现数据接收存储的关键子系统。下面将详细介绍该系统的硬件实现及工作过程。

2 数据转存系统基本构成及硬件实现
数据转存系统主要由FPGA模块、DSP模块、USB2.0接口芯片构成，各个模块之间的相互关系如图2所示示。图中，4Mb/s的串行数据输入信号SDI已由RS-422差分电平转换为CMOS电平。为突出重点，不太重要的信号连线未在图中绘出。下面分别介绍这几个模块的主要功能。
2.1 FPGA模块实现及春功能
FPGA模块在Altera公司ACEX系列的EP1K30TI144-2芯片中实现。其中主要的功能子模块有：位同步逻辑、帧同步逻辑、授时时钟和译码逻辑。位同步逻辑主要由数字锁相环构成，用于从串行数据输入信号SDI中恢复出位时钟信号。帧同步逻辑从位同步逻辑的输出信号提取帧同步脉冲。两者为DSP利用其同步串行口接收串行数据作好准备。这样，利用一对差分信号线就可以接收同步串行数据，简化了印制电路板的外部接口。授时时钟在DSP和GSP接收机的协助下生成精度为0.1ms的授时信息。译码逻辑用于实现系统互联。
2.2 DSP模块实现及其功能
DSP模块是数据转存系统的主控模块，在T1公司16位定点DSP芯片TMS320F206[4]中实现。在DSP的外部数据空间还配置了32KX16的高速SRAM，可以缓存80余帧数据，用于提高系统的差错控制能力。DSP利用同步串行口接收FPGA送来的同步串行数据，利用异步串口接收GPS接收机送来时间信息（用于初始化FPGA授时时钟），利用外部总线接口访问FPGA授时时钟、外部SRAM、ISP1581的片内寄存器。可以看出DSP模块主要用于完成数据帧的接收、重组以及转存调度等任务。

ISP1581芯片是PHILIPS公司推出的高速USB2.0设备控制器，实现了USB2.0/1.1物理层、协议层，完全符合USB2.0规范，即支持高速(480Mb/s)操作，又支持全速（12Mb/s）操作。ISP1581没有内嵌微处理器，但对微处理器操作了灵活的接口。在上电时，通过配置BUS——CONF、DAO、MODE1、MODE0、DA1引脚电平可以适应绝大多数的微处理器接口类型。例如，通过BUS_CONF/DA0引脚，总线配置可以选择普通处理器模块（Generic Phocessor mode）中分割总线模式（Split Bus Mode）；在普通处理器模式下，通过MODE0/DA1引脚可以选择读写选通为8051风格或者Motorola风格。
在数据转存系统中，ISP1581用于处理主机的高速数据传输。它工作在普通处理器接口模式下，采用8051风格的读写选通信号，由DSP芯片TMS320F206控制。两者在选定工作方式下的信号连线如图3所示，图中未画出的信号引脚可以悬空，供电引脚的连接方式在参考资料[2]第46页有简明描述。在FPGA译码逻辑的作用下，ISP1581的片内寄存器被映射在DSP的片外数据空间中。DSP通过8位地址线选择要访问的寄存器，在读写选通信号的控制下，利用16位数据线与选定的寄存器交换数据。在访问ISP1581单字节寄存器时，数据总线高字节内容无关紧要。ISP1581通过中断引脚INT向DSP报告发生的总线事件，利用D+、D-引脚完成与主机的数据交换。
3 数据转存系统的工作过程
系统加电后，当FPGA配置过程结束时，如果有串行数据输入，位同步逻辑和帧同步逻辑便启动同步过程。同时，DSP片内FLASH中复位中断服务程序c_int0()[4]被立即执行，在建立好C语言的工作环境下，它会调用主函数main()。在main()中，需要安排好一系列有先后顺序的初始化工作。其中，ISP1581的初始化过程比较复杂，需要考虑设备采用的供电方式（这里为自供电[6]方式）、插接主机和系统上电的先后次序，并需要与USB总线枚举[1][6]过程相结合。
在FPGA中的位同步逻辑和帧同步逻辑均进入同步状态，且DSP主控模块配合主机完成初始化任务后，即可启动数据的传输过程。下面介绍一下ISP1581的初始化过程及DSP控制的数据帧的接收机转存流程。
3.1 ISP1581的初始化
在初始化过程中，首先需要设置影响ISP1581自身工作方式的一些寄存器，然后与主机端USB系统配合进行，应答来自主机端的设备请求。当数据转存系统板作为USB 2.0设备通过连接器连到主机USB根集线器上的一个端口时，主机便可检测到这一连接，接着给该端口加电，检测设备并激活该端口，向USB设备发送复位信号。设备收到这一复位信号后，即进入缺省状态，此后就能够通过缺省通信通道响应主机端送来的设备请求。主机通过描述符请求（GET_DESCRIPTOR）获得设备端的详细信息，通过设置地址请求（SET_ADDRESS）设置设备地址，通过设置配置请求（SET_CONFIGURATION）选定合适的设备配置。在设备成功响应了这些设备请求之后，就可以与主机通信了。

在响应主机请求的过程中，DSP需要配置ISP1581的端点以实现不同类型的传输通道。根据数据传输速率的要求，除了缺省的控制通道外，系统中实现了一个批传输(bulk)[1]类型的输入通道。这样，ISP1581就可以像FIFO一样方便地从数据转存系统向主机传输数据，而且具有差错控制能力，简化了设备端软件设计的复杂性。
3.2 数据帧的接收转存过程
系统正常工作时，需要与主机端程序相互配合。主要端需要开发者实现的程序包括设备驱动程序和应用程序。在Windows 2000操作系统下，USB设备驱动程序为WDM模型的驱动程序，开发环境DriverStudio为WDM型驱动程序提供了框架结构，使得驱动开发变得非常容易（参见参考文献[5]第八、九、十章）。驱动程序接收应用程序的请求，利用USB总线驱动程序（US-BD）和主机控制器驱动程序（HCD）通过主机控制器安排USB总线事务，设备端则根据这些事务调度相应的数据帧的传输。关于主机端口如何安排总线事务可以查阅参考文献[1]。以下着重介绍设备端数据的调度过程。
数据帧的接收转存过程主要由DSP负责，DSP在外部SRAM中建立了一个数据帧的队列，如图4所示。系统主要工作在中断驱动模式下，与同步串行口相关的中断服务程序负责建立队列的尾部，对应于ISP1581中断引脚INT的中断服务程序负责建立队列的头部。
当以帧同步字打头的一帧数据以串行位流的形式到来时，FPGA产生的帧同步脉冲可以直接启动DSP同步串行口接收数据，该同步脉冲同时以中断方式通知DSP为一帧数据的接收做好准备。DSP接到通知后，首先检查外部SRAM中是否有足够的空间容纳一帧数据。如果没有空间，则丢弃当前数据帧（根据设计，这种情况是很少见的）；如果有空间，则为当前数据帧保留足够的空间。接着在帧起始位置填写帧步字，读取授时时钟的当前值并填写在帧同步字后。这样，一个新的数据帧（图4中数据帧F_N）就建立了，但是并没有加入到队列中，而是要等待来自同步串行口的后继数据嵌入该帧中后再加入到队列中。
同步串行口的接收缓冲区在接收到若干字（由初始化时的设置决定）后，会向DSP提出中断请求。在中断服务程序中，DSP读取接收缓冲区中的内容，并将其填入上述新开辟的帧F_N中。在一帧数据接收完毕后，就将该帧添加到队列的尾部，表示该帧数据已经准备好（图4中数据帧F_R），可以通过ISP1581送给主机硬件保存。

DSP在查询到队列中有已经准备好的数据帧存在时，就设置ISP1581的端点索引寄存器（Endpoint Index Register）使其指向初始化时配置的批传输输入端点，然后将队列首帧数据通过ISP1581的数据端口寄存器（Data Port Register）填写在端点缓冲区中。在端点缓冲区被填满后，它就自动生效。在不能填满端点缓冲区的情况下，可以通过设置控制功能寄存器（Control Function Register）的VENDP位[2]强制该端点缓冲区生效。端点缓冲区生效后，在USB总线上下一IN令牌到来时，该端点缓冲区中的数据就通过USB总线传输到主机中。主机成功接收到数据后，会给ISP1581以ACK应答。能够通过INT引脚报告给DSP，DSP就可以继续往端点中填写该帧其余数据。
在队列首帧数据被成功转移到主机后，DSP就丢弃首帧数据。如果队列在还有数据帧，则将次首帧作为首帧，继续前述传输过程；如果没有要传输的数据帧，则为队列首帧指针Head_Ptr赋空值（NULL），等待新的数据帧的到来。
USB2.0是计算机外设接口技术发展的最新成功，具有广阔的应用前景。本文介绍了PHILIPS公司USB2.0接口芯片ISP1581在无线数据接收设备中的应用。高性能、便携化的无线数据传接收设备。其在靶场实弹试验中受到了用户的好评。

PC机的RS-232C串行口是使用最多的接口之一。因此，4串口、8串口等以增加串口数量为目的的ISA总线卡产品大量问世。一般串口应用只是使用了RXD和TXD两条传输线和地线所构成的串口的最基本的应用条件，而本文介绍一个利用PC机的RS-232串口加上若干电路来实现多串口需求的接口电路。
1．PC机串口的RTS和DTR及扩展电路
RTS和DTR是PC机中8250芯片的MODEM控制寄存器的两个输出引角D1和D0位，口地址为COM1的是3FCH，口地址为COM2的是2FCH。我们可以利用对MODEM控制寄存器3FCH或2FCH的写操作对其进行控制。从而利用该操作和扩展电路实现对TXD和RXD进行多线扩展，图1是其扩展电路。
在图1所示的PC机串口扩展电路中，74LS161是二进制计数器，1脚是清0端，2脚是计数端，计数脉冲为负脉冲信号，4051是八选一双向数字/模拟电子开关电路，其中一片用于正向输出，一片用于反向输出。该扩展电路工作原理是通过控制PC机串口的DTR输出的高低电平来形成74LS161的P2脚计数端的负脉冲信号，使161的输出端P14（QA）、P13（QB）、P12（QC）、P11（QD）脚依次在0000到1111十六个状态中变化，本电路仅使用了QA、QB、QC三个输出来形成对4051的ABC控制，最终使得4051（1）的输入端TXD依次通过与TX1～TX8导通而得到输出信号，4051（2）的输出端RXD与RX1～RX8依次导通形成输入信号。由于RXD和TXD的导通是一一对应的，因此串口通信就可以依次通过与多达8个带有三线基本串口的外部设备进行通信传输以实现数据传送。PC机端的电平转换电路是将RS232电平转换为TTL电平，外设端的电平转换电路是将TTL电平转换为RS232电平。由于这种转换有许多电路可以实现，因而，这里不再介绍。
2．电路使用程序
对PC机串口COM1的编程如下：
……
… ；对COM1口的波特率等设置；
MOV DX，3FCH
MOV AL，XXXXXX01B
OUT DX，AL；D1生成RTS负脉冲，对74LS161输出端清0
MOV AL，XXXXXX11B；
OUT DX，AL ；4051的RX1和TX1导通
CALL COM ；调用通信子程序，与第一个外部设备通信；
MOV CX，7 ；设置循环计数器；
NEXT：MOV DX ，3FCH
MOV AL，XXXXXX10B
OUT DX ，AL ；D0位生成DTR的负脉冲，形成161的P2脚计数脉冲
MOV AL，XXXXXX11B
OUT DX，AL ；RX2和TX2导通
CALL COM ；调用通信子程序，与第二个外部设备通信
LOOP NEXT ；循环与另外6个外部设备通信
…
… ；通信子程序略
3．使用说明
由于该扩展的多路接口在通信时共用一个子程序，因此在与某一路导通时，系统只能与这一路的外部设备进行通信联络。
如果工作现场需要立即和某一路通信，则需要对3FCH的D1位执行两个写操作并在RTS脚形成负脉冲，以对7416I清0后，再连接执行若干次对DTR的两次写操作。例如想对第4路外设通信，则需要执行完成对74LS161清0后，再连续三次对3FCH的D0位进行两个写操作以形成DTR脚的负脉冲，然后即可调用通信子程序。
如需使用PC机的COM2串口，只需将程序中的3F8H～3FDH全部换成2F8H～2FDH即可。
如果使用十六选一双向数字/模拟电子开关电路，可将74LS161的QA、QB、QC、QD四个输出端接至电子开关的四个控制端A、B、C、D，这样就可以达到一个PC机的RS232口与16个带有串口的外设的数据通信。

『陆』 单片机硬件设计需要注意哪些问题

(1)存储器扩展：容量需求，在选择时就考虑到单片机的内部存储器资源，如能满足要求就不需要进行扩展，在必须扩展时注意存储器的类型、容量和接口，一般尽量留有余地，并且尽可能减少芯片的数量。选择合适的方法、ROM和RAM的形式，RAM是否要进行掉电保护等。

(2)I/O接口的扩展：单片机应用系统在扩展I/O接口时应从体积、价格、负载能力、功能等几个方面考虑。应根据外部需要扩展电路的数量和所选单片机的内部资源(空闲地址线的数量)选择合适的地址译码方法。

(3)输入通道的设计：输入通道设计包括开关量和模拟输入通道的设计。开关量要考虑接口形式、电压等级、隔离方式、扩展接口等。模拟量通道的设计要与信号检测环节(传感器、信号处理电路等)结合起来，应根据系统对速度、精度和价格等要求来选择.

(4)输出通道的设计：输出通道设计包括开关量和模拟量输出通道的设计。

(5)人机界面的设计：人机界面的设计包括输入键盘、开关、拨码盘、启/停操作、复位、显示器、打印、指示、报警等

(6)通信电路的设计：单片机应用系统往往作为现场测控设备，常与上位机或同位机构成测控网络。
(7)印刷电路板的设计与制作：电路原理图和印刷电路板的设计常采用专业设计软件进行设计，如Protel，OrCAD等。
(8)负载容限的考虑：单片机总线的负载能力是有限的。如MCS-51的P0口的负载能力为4mA，最多驱动8个TTL电路，P1～P3口的负载能力为2mA，最多驱动4个TTL电路。
(9)信号逻辑电平兼容性的考虑：在所设计的电路中，可能兼有TTL和CMOS器件
(10)电源系统的配置：单片机应用系统一定需要电源，要考虑电源的组数、输出功率、抗干扰。
(11)抗干扰的实施：采取必要的抗干扰措施是保证单片机系统正常工作的重要环节

『柒』 请简述单片机系统的设计过程是怎样的

单片机应用系统设计分为硬件设计与软件设计两部分及系统调试三个部分，大致过程如下：一、硬件电路设计1、根据任务需求规划确定单片机类型及外围接口电路方案；2、根据方案设计具体电路。二、软件设计1、根据目标任务的功能需求，结合硬件电路控制方式，规划设计软件功能模块；2、将功能模块细化成流程图；3、根据流程图编写程序代码；4、将编译后的目标代码下载到实物单片机或虚拟单片机进行软件仿真调试；三、系统调试1、将初调成功的目标的代码下载到单片机目标试验板进行软硬件联调及功能验证；2、验证成功符合设计要求，就可以进入小批量测试了。

『捌』 单片机控制系统的硬件设计包括哪些

单片机硬件设计，是针对设计需求，以单片机为核心来设计外围电路的。首先要有电源部分，因为单片机供电电压大多是5V或者3.3V，还要有时钟电路、复位电路，这是最基本的。然后就是根据实际项目需求，加入通讯电路、输入输出电路等等。

『玖』 毕业设计做单片机应该怎么做

1、单片机的硬件系统是由单片机、A/D转换器和显示驱动电路等组成。一般在硬件电路设计完成时，应选择标准化、模块化的典型电路和符合单片机应用系统的常规电路在系统中.相关器件以及相关电路一定要做到性能匹配.当外接电路较多时.还应考虑驱动能力。在硬件设计中.必不可少的是可靠性和干扰性.这与自身的硬件系统有关.因此应认真对待。

2、针对于硬件的电路总体设计和各部分电路的组成.系统软件可分为数据采集、数据显示、数据传输和数据存储这4个基本功能。软件系统包括主程序、系统监控、定时/中断等子程序。

主程序为整个通用数据采集系统的主体部分.它由若干个模块组成：自检与初始化模块、MD转换程序模块、显示驱动模块、监控程序模块、按键程序模块、数据上传通讯模块、数据定时存储模块。

其中有些模块还包含有子模块，使用时下一级模块被高一级模块调用，各部分既相互独立.又相互联系主程序首先是系统初始化.当运行正常后.进入数据采集软件的主程序运行.使用默认配置参数来设定系统的采集通道数，完成数据采集、数据显示、数据传输及数据定时存储等基本功能。

(9)单片机硬件电路设计扩展阅读

通常，在各种工业设计环境中遇至不同形式的干扰.单片机数据采集系统是软硬件的结合.因此设计者应从软硬两方面消除.结合各种抵抗干扰的方法互相补充和完善.才能确保系统可靠、安全、正确地运行。

单片机系统被干扰后会集中表现在几个方面：控制状态失效、采集数据误差大、数据发生乱码以及程序的运行失控这些干扰有内、外因素的干扰.所以软硬件都应当采取有效的措施进行解决。

硬件系统的干扰就是防和抗的概念.即消除和抑制干扰源：降低系统对干扰信号的敏感性;切断干扰对系统的耦合。而相应的措施有隔离、屏蔽、接地、提高信噪比、滤波以及电压保护等软件抗于扰主要是通过软件的合理编制降低单片机系统对干扰的灵敏度。解决的技术有指令冗余技术、软件陷阱技术、“看门狗”技术、数字滤波技术等方法。

『拾』 单片机硬件电路设计有哪些步骤

要想确定与单片机相连的芯片，首先要看你想拿它来做什么，如果是采集信号的话内，还要看你采集的是那种容信号，如果是音频信号，那么可以选择一些音频解码芯片，如AD1836；如果是采集视频信号，就要选择视频解码芯片，如ADV7171。总之要根据前端的信号类型选择相应的芯片，许多传感器的作用就是采集外部的各种信号。 芯片确定好后，进行引脚相连主要看两大方面的：一是控制接口，即单片机通过此接口实现对芯片的寄存器设置，实现芯片的各种功能。常见的控制接口是串行控制接口，有的支持SPI，有的支持I2C；二是数据通信接口，即用于单片机和芯片之间的数据传输，把采集的数据通过这个接口发给单片机，这个接口有串行的也有并行。一般引脚连接在芯片手册中会有一个推荐电路，可以去参考