门电路及特点

Ⅰ 触发器由门电路构成和门电路比较,功能上主要特点是什么

触发器属于时序逻辑电路，结果除了和输入有关还和输入前的状态有关，有记忆功能，门电路是组合逻辑电路，结果只和输入有关

Ⅱ CMOS门电路的特点

与TTL相比，CMOS的输入阻抗高，使其扇出能力比TTL强。

此外，其阈值电压专与电源电压有正比关系，比如低属电平阈值0.3VDD，高电平阈值0.7VDD。

TTL输入端可以开路，相当于输入高电平，而CMOS输入端不允许开路，否则可能会造成电路不稳定甚至损坏，一般需要上拉或下拉电阻。

(2)门电路及特点扩展阅读：

CMOSRAM芯片由系统通过一块后备电池供电，因此无论是在关机状态中，还是遇到系统掉电情况，CMOS信息都不会丢失。

由于CMOSRAM芯片本身只是一块存储器，只具有保存数据的功能，所以对CMOS中各项参数的设定要通过专门的程序。

早期的CMOS设置程序驻留在软盘上的（如IBM的PC/AT机型），使用很不方便。现在多数厂家将CMOS设置程序做到了BIOS芯片中，在开机时通过按下某个特定键就可进入CMOS设置程序而非常方便地对系统进行设置，因此这种CMOS设置又通常被叫做BIOS设置。

Ⅲ 基本逻辑门电路有哪些各有什么特点

高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。常见的逻辑门包括“与”门，“或”门，“非”门，“异或”门（也称：互斥或）等等。
组成
逻辑门可以用电阻、电容、二极管、三极管等分立原件构成，成为分立元件门。也可以将门电路的所有器件及连接导线制作在同一块半导体基片上，构成集成逻辑门电路。
简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。
作用
高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。常见的逻辑门包括“与”门，“或”门，“非”门，“异或”门（也称：互斥或）等等。
逻辑门可以组合使用实现更为复杂的逻辑运算。
类别
逻辑门电路是数字电路中最基本的逻辑元件。所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。基本逻辑关系为“与”、“或”、“非”三种。逻辑门电路按其内部有源器件的不同可以分为三大类。第一类为双极型晶体管逻辑门电路，包括TTL、ECL电路和I2L电路等几种类型；第二类为单极型MOS逻辑门电路，包括NMOS、PMOS、LDMOS、VDMOS、VVMOS、IGT等几种类型；第三类则是二者的组合BICMOS门电路。常用的是CMOS逻辑门电路。
1、TTL全称Transistor-Transistor Logic,即BJT-BJT逻辑门电路，是数字电子技术中常用的一种逻辑门电路，应用较早，技术已比较成熟。TTL主要有BJT（Bipolar Junction Transistor 即双极结型晶体管，晶体三极管）和电阻构成，具有速度快的特点。最早的TTL门电路是74系列，后来出现了74H系列，74L系列，74LS,74AS,74ALS等系列。但是由于TTL功耗大等缺点，正逐渐被CMOS电路取代。 TTL门电路有74（商用）和54（军用）两个系列，每个系列又有若干个子系列。TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑“1”，0V等价于逻辑“0”，这被称做TTL（晶体管-晶体管逻辑电平）信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。
TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机处理器控制的设备内部的数据传输是在高速下进行的，而TTL接口的操作恰能满足这个要求。TTL型通信大多数情况下，是采用并行数据传输方式，而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题，这些问题对可靠性均有影响。

Ⅳ TTL门电路与CMOS门电路各有什么特点，它们

特点得细究很多东西,就是相关器件性能问题.TTL门是由晶体三极管和一些电阻组成,而CMOS门是MOS门的一种,由P型和N型沟道两种绝缘栅场效应管（有些有电阻）组成.所以,TTL门输出内阻较低(一般只有几欧到几十欧）,电压摆幅较小,静态功耗相对较大(1~22mW）,抗干扰能力较弱；CMOS门输出内阻很大,电压摆幅较大(3~20V),静态功耗很小抗干扰能力较强.等等.它们多余的输入端处理大致相同,或门、或非门及与或非门可接低电平或,具体措施是通过小于500欧（CMOS接任意大小的电阻）的电阻接地或直接接地.与门和与非门接高电平,具体措施是通过电阻（约几千欧）接Ucc或Udd,TTL 门还可以通过大于2千欧的电阻接地.大致就这样,在有需要和允许的情况下还可以和有用端并联连接.

Ⅳ TTL门电路与CMOS门电路各有什么特点，它们多余的输入端该如何处理

CMOSTTL集门电路余输入端处理应该影响电路工作原则
TTL集门电路都应该接高电平（极少数接与或非门）
CMOS集门电路与门、与非门应该接高电平；或门或非门应该接电平
满意请采纳

Ⅵ 门电路工作原理

第五节 CMOS逻辑门电路
http://www.fjtu.com.cn/fjnu/courseware/0321/course/_source/web/lesson/char2/j6.htm 看看把

CMOS逻辑门电路是在TTL电路问世之后 ，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件 。CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力则远优于TTL。此外，几乎所有的超大规模存储器件 ，以及PLD器件都采用CMOS艺制造，且费用较低。
早期生产的CMOS门电路为4000系列 ，随后发展为4000B系列。当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。下面首先讨论CMOS反相器，然后介绍其他CMO逻辑门电路。

MOS管结构图

MOS管主要参数：

1.开启电压VT
·开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压；
·标准的N沟道MOS管，VT约为3～6V；
·通过工艺上的改进，可以使MOS管的VT值降到2～3V。

2. 直流输入电阻RGS
·即在栅源极之间加的电压与栅极电流之比
·这一特性有时以流过栅极的栅流表示
·MOS管的RGS可以很容易地超过1010Ω。

3. 漏源击穿电压BVDS
·在VGS=0（增强型）的条件下 ，在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDS
·ID剧增的原因有下列两个方面：
（1）漏极附近耗尽层的雪崩击穿
（2）漏源极间的穿通击穿
·有些MOS管中，其沟道长度较短，不断增加VDS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后
，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的ID

4. 栅源击穿电压BVGS
·在增加栅源电压过程中，使栅极电流IG由零开始剧增时的VGS，称为栅源击穿电压BVGS。

5. 低频跨导gm
·在VDS为某一固定数值的条件下 ，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导
·gm反映了栅源电压对漏极电流的控制能力
·是表征MOS管放大能力的一个重要参数
·一般在十分之几至几mA/V的范围内

6. 导通电阻RON
·导通电阻RON说明了VDS对ID的影响 ，是漏极特性某一点切线的斜率的倒数
·在饱和区，ID几乎不随VDS改变，RON的数值很大 ，一般在几十千欧到几百千欧之间
·由于在数字电路中 ，MOS管导通时经常工作在VDS=0的状态下，所以这时的导通电阻RON可用原点的RON来近似
·对一般的MOS管而言，RON的数值在几百欧以内

7. 极间电容
·三个电极之间都存在着极间电容：栅源电容CGS 、栅漏电容CGD和漏源电容CDS
·CGS和CGD约为1～3pF
·CDS约在0.1～1pF之间

8. 低频噪声系数NF
·噪声是由管子内部载流子运动的不规则性所引起的
·由于它的存在，就使一个放大器即便在没有信号输人时，在输 出端也出现不规则的电压或电流变化
·噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝（dB）
·这个数值越小，代表管子所产生的噪声越小
·低频噪声系数是在低频范围内测出的噪声系数
·场效应管的噪声系数约为几个分贝，它比双极性三极管的要小

一、CMOS反相器

由本书模拟部分已知，MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。
下图表示CMOS反相器电路，由两只增强型MOSFET组成，其中一个为N沟道结构，另一个为P沟道结构。为了电路能正常工作，要求电源电压VDD大于两个管子的开启电压的绝对值之和，即
VDD＞(VTN＋|VTP|) 。

1.工作原理

首先考虑两种极限情况：当vI处于逻辑0时 ，相应的电压近似为0V；而当vI处于逻辑1时，相应的电压近似为VDD。假设在两种情况下N沟道管 TN为工作管P沟道管TP为负载管。但是，由于电路是互补对称的，这种假设可以是任意的，相反的情况亦将导致相同的结果。
下图分析了当vI=VDD时的工作情况。在TN的输出特性iD—vDS（vGSN＝VDD）(注意vDSN=vO)上 ，叠加一条负载线，它是负载管TP在 vSGP=0V时的输出特性iD－vSD。由于vSGP＜VT（VTN=|VTP|=VT），负载曲线几乎是一条与横轴重合的水平线。两条曲线的交点即工作点。显然，这时的输出电压vOL≈0V（典型值＜10mV ，而通过两管的电流接近于零。这就是说，电路的功耗很小（微瓦量级）

下图分析了另一种极限情况，此时对应于vI＝0V。此时工作管TN在vGSN＝0的情况下运用，其输出特性iD－vDS几乎与横轴重合 ，负载曲线是负载管TP在vsGP＝VDD时的输出特性iD－vDS。由图可知，工作点决定了VO＝VOH≈VDD；通过两器件的电流接近零值 。可见上述两种极限情况下的功耗都很低。

由此可知，基本CMOS反相器近似于一理想的逻辑单元，其输出电压接近于零或+VDD，而功耗几乎为零。

2.传输特性

下图为CMOS反相器的传输特性图。图中VDD=10V，VTN=|VTP|=VT=
2V。由于 VDD＞（VTN＋|VTP|），因此，当VDD-|VTP|>vI>VTN 时,TN和TP两管同时导通。考虑到电路是互补对称的，一器件可将另一器件视为它的漏极负载。还应注意到，器件在放大区（饱和区）呈现恒流特性，两器件之一可当作高阻值的负载。因此，在过渡区域，传输特性变化比较急剧。两管在VI=VDD/2处转换状态。

3.工作速度

CMOS反相器在电容负载情况下，它的开通时间与关闭时间是相等的，这是因为电路具有互补对称的性质。下图表示当vI=0V时 ，TN截止，TP导通，由VDD通过TP向负载电容CL充电的情况。由于CMOS反相器中，两管的gm值均设计得较大，其导通电阻较小，充电回路的时间常数较小。类似地，亦可分析电容CL的放电过程。CMOS反相器的平均传输延迟时间约为10ns。

二、CMOS门电路

1.与非门电路

下图是2输入端CMOS与非门电路，其中包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B全为高电平时，才会使两个串联的NMOS管都导通，使两个并联的PMOS管都截止，输出为低电平。

因此，这种电路具有与非的逻辑功能，即
n个输入端的与非门必须有n个NMOS管串联和n个PMOS管并联。

2.或非门电路

下图是2输入端CMOS或非门电路。其中包括两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管。

当输入端A、B中只要有一个为高电平时，就会使与它相连的NMOS管导通，与它相连的PMOS管截止，输出为低电平；仅当A、B全为低电平时，两个并联NMOS管都截止，两个串联的PMOS管都导通，输出为高电平。
因此，这种电路具有或非的逻辑功能，其逻辑表达式为

显然，n个输入端的或非门必须有n个NMOS管并联和n个PMOS管并联。
比较CMOS与非门和或非门可知，与非门的工作管是彼此串联的，其输出电压随管子个数的增加而增加；或非门则相反，工作管彼此并联，对输出电压不致有明显的影响。因而或非门用得较多。

3.异或门电路

上图为CMOS异或门电路。它由一级或非门和一级与或非门组成。或非门的输出。而与或非门的输出L即为输入A、B的异或

如在异或门的后面增加一级反相器就构成异或非门，由于具有的功能，因而称为同或门。异成门和同或门的逻辑符号如下图所示。

三、BiCMOS门电路

双极型CMOS或BiCMOS的特点在于，利用了双极型器件的速度快和MOSFET的功耗低两方面的优势，因而这种逻辑门电路受到用户的重视
。

1.BiCMOS反相器

上图表示基本的BiCMOS反相器电路，为了清楚起见，MOSFET用符号M表示BJT用T表示。T1和T2构成推拉式输出级。而Mp、MN、M1、M2所组成的输入级与基本的CMOS反相器很相似。输入信号vI同时作用于MP和MN的栅极。当vI为高电压时MN导通而MP截止；而当vI为低电压时,情况则相反，Mp导通，MN截止。当输出端接有同类BiCMOS门电路时，输出级能提供足够大的电流为电容性负载充电。同理，已充电的电容负载也能迅速地通过T2放电。
上述电路中T1和T2的基区存储电荷亦可通过M1和M2释放，以加快
电路的开关速度。当vI为高电压时M1导通，T1基区的存储电荷迅速消散。这种作用与TTL门电路的输入级中T1类似。同理 ，当vI为低电压时，电源电压VDD通过MP以激励M2使M2导通，显然T2基区的存储电荷通过M2而消散。可见，门电路的开关速度可得到改善。

2.BiCMOS门电路

根据前述的CMOS门电路的结构和工作原理，同样可以用BiCMOS技术实现或非门和与非门。如果要实现或非逻辑关系，输入信号用来驱动并联的N沟道MOSFET，而P沟道MOSFET则彼此串联。正如下图所示的
2输入端或非门。

当A和B均为低电平时，则两个MOSFET MPA和MPB均导通，T1导通而MNA和MNB均截止，输出L为高电平。与此同时，M1通过MPA和MpB被VDD所激励，从而为T2的基区存储电荷提供一条释放通路。
另一方面，当两输入端A和B中之一为高电平时 ，则MpA和MpB的通路被断开，并且MNA或MNB导通，将使输出端为低电平。同时，M1A或M1B为T1的基极存储电荷提供一条释放道路。因此 ，只要有一个输入端接高电平，输出即为低电平。

四、CMOS传输门

MOSFET的输出特性在原点附近呈线性对称关系，因而它们常用作模拟开关。模拟开关广泛地用于取样——保持电路、斩波电路、模数和数模转换电路等。下面着重介绍CMOS传输门。

所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成，如上图所示。TP和TN是结构对称的器件，它们的漏极和源极是可互换的。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V 。为使衬底与漏源极之间的PN结任何时刻都不致正偏 ，故TP的衬底接+5V电压，而TN的衬底接-5V电压 。两管的栅极由互补的信号电压（+5V和-5V）来控制，分别用C和表示。
传输门的工作情况如下：当C端接低电压-5V时TN的栅压即为-5V，vI取-5V到+5V范围内的任意值时，TN均不导通。同时,TP的栅压为+5V
，TP亦不导通。可见，当C端接低电压时，开关是断开的。
为使开关接通，可将C端接高电压+5V。此时TN的栅压为+5V ，vI在-5V到+3V的范围内，TN导通。同时TP的棚压为-5V ，vI在-3V到+5V的范围内TP将导通。
由上分析可知，当vI＜-3V时，仅有TN导通，而当vI＞+3V时，仅有TP导通当vI在-3V到+3V的范围内，TN和TP两管均导通。进一步分析
还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。
在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时，可以忽略不计。
CMOS传输门除了作为传输模拟信号的开关之外，也可作为各种逻辑电路的基本单元电路。

Ⅶ 简述cmos门电路的特点

coms集成来电路是源用MOS管，而TTL电路是用三极管。所以COMS电路功耗低、适用电压范围宽，高低电平接近理想曲线，由于输入阻抗高，输入端悬空容易受到干扰，不能悬空。 COMS速度比TTL低，只要速度够用，设计电路就应该选择COMS器件。

Ⅷ 常用的基本门电路是哪几个 其功能是

常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等几种。

1、与门：实现逻辑“乘”运算的电路，有两个以上输入端，一个输出端(一般电路都只有一个输出端,ECL电路则有二个输出端)。只有当所有输入端都是高电平（逻辑“1”）时，该电路输出才是高电平（逻辑“1”），否则输出为低电平（逻辑“0”）。

2、或门

实现逻辑加的电路,又称逻辑和电路,简称或门。此电路有两个以上输入端,一个输出端。只要有一个或几个输入端是 “1”,或门的输出即为 “1”。而只有所有输入端为 “0”时,输出才为 “0”。

3、非门

实现逻辑代数非的功能，即输出始终和输入保持相反。

4、与非门

若当输入均为高电平1，则输出为低电平0；若输入中至少有一个为低电平0，则输出为高电平1。与非门可以看作是与门和非门的叠加。

5、或非门

具有多端输入和单端输出的门电路。当任一输入端(或多端)为高电平（逻辑“1”）时，输出就是低电平（逻辑“0”）；只有当所有输入端都是低电平（逻辑“0”）时，输出才是高电平（逻辑“1”）。

(8)门电路及特点扩展阅读

门电路输出端的电路结构有三种型式：有源负载推拉式(或互补式)输出、集电极(或漏极)开路输出和三态输出。

推拉式输出的门电路一般用于完成逻辑运算。集电极开路的门电路(OC门)在实现一定逻辑功能的同时，还能实现电平变换或驱动较高电压、较大电流的负载：可以把两个门的输出端直接并联，实现逻辑与的功能(称“线与”联接)。三态输出门广泛应用于和系统总线的联接以及实现信号双向传输等方面。

Ⅸ cmos 门电路的最突出特点是

1. CMOS电路的工作速度比TTL电路的稍低.
2. CMOS带负载的能力比TTL电路强.
3. CMOS电路的电源电压允许范围较专大,约在3～属18V,抗干扰能力比TTL电路强.
4. CMOS电路的功耗比TTL电路小得多.门电路的功耗只有几个μW,中规模集成电路的功耗也不会超过100μW.
5. CMOS集成电路的集成度比TTL电路高.
6. CMOS电路适合于特殊环境下工作.
7. CMOS电路容易受静电感应而击穿,在使用和存放时应注意静电屏蔽,焊接时电烙铁应接地良好,尤其是CMOS电路多余不用的输入端不能悬空,应根据需要接地或接高电平

Ⅹ ttl集成门电路有何特点,集成门电路的多余端如何处理

ttl集成门电路的优点是（与MOS电路比）它的扇出大，也就是驱动能力比较大，再一个优点是抗静电损坏的能力比较强。当然，它的功耗较大，是它的缺点，因而集成度比较低。TTL电路多为中小规模的集成电路。集成门电路的多余输入端，可以悬空，也可以与使用的输入端并联使用。这两种办法都常常被采用。但是，这两种办法对速度都有一些负面影响。比较好的办法是把多余的输入端接集成电路电源的正端。