『壹』 门电路允许的输入端数目称为门电路的
门电路的输入端的个数称为它的扇入数，门电路可带动同类门的个数称为它的扇出数
『贰』 系统结构图 中的扇入是什么意思
扇入指该模块在结构图中的直接上层模块数，扇出是该模块在结构图的直接下层模块数。
『叁』 求扇入系数时候要考虑电流单位吗
当逻辑门输出端是低电平时，灌入逻辑门的电流称为灌电流 灌电流，灌电流越大， 灌电流 输出端的低电平就越高。由三极管输出特性曲线也可以看出，灌电流越大，饱和 压降越大，低电平越大。逻辑门的低电平是有一定限制的，它有一个最大值 UOLMAX。在逻辑门工作时，不允许超过这个数值，TTL 逻辑门的规范规定 UOLMAX ≤0.4～0.5V。 当逻辑门输出端是高电平时，逻辑门输出端的电流是从逻辑门中流出，这 个电流称为拉电流 拉电流。拉电流越大，输出端的高电平就越低。这是因为输出级三极 拉电流 管是有内阻的，内阻上的电压降会使输出电压下降。拉电流越大，高电平越低。 逻辑门的高电平是有一定限制的，它有一个最小值 UOHMIN。在逻辑门工作时， 不允许超过这个数值，TTL 逻辑门的规范规定 UOHMIN ≥2.4V。 由于高电平输入电流很小，在微安级，一般可以不必考虑，低电平电流较大，在 毫安级。所以，往往低电平的灌电流不超标就不会有问题，用扇出系数来说明逻 辑门来同类门的能力。 扇出系数 NO 是描述集成电路带负载能力的参数，它的定义式如下： NO= IOLMAX / IILMAX 其中 IOLMAX 为最大允许灌电流，IILMAX 是一个负载门灌入本级的电流。 No 越大，说明门的负载能力越强。一般产品规定要求 No≥8。 对于标准 TTL 门，NO≥10；对于低功耗肖特基系列的 TTL 门，NO≥20 扇入、扇出系数： 扇入、扇出系数： 扇入系数--门电路允许的输入端数目。一般门电路的扇入系数 Nr 为 1—5，最多 不超过 8。若芯片输入端数多于实际要求的数目，可将芯片多余输入端接高电平 (+5V)或接低电平(GND)。扇出系数--一个门的输出端所驱动同类型门的个数，或 称负载能力。一般门电路的扇出系数 Nc 为 8，驱动器的扇出系数 Nc 可达 25。 Nc 体现了门电路的负载能力。 对于输入电流的器件而言： 灌入电流和吸收电流都是输入的， 灌入电流是被动的， 吸收电流是主动的。 如果外部电流通过芯片引脚向芯片内‘流入’称为灌电流；反之如果内部电流通过 芯片引脚从芯片内‘流出 称为拉电流。 芯片引脚从芯片内 流出’称为拉电流。 流出 称为拉电流 吸电流、拉电流输出、 吸电流、拉电流输出、灌电流输出 拉即泄，主动输出电流，从输出口输出电流； 拉即泄，主动输出电流，从输出口输出电流； 灌即充，被动输入电流，从输出端口流入； 灌即充，被动输入电流，从输出端口流入； 吸则是主动吸入电流，从输入端口流入。 吸则是主动吸入电流，从输入端口流入。 吸电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流；区别在于吸 收电流是主动的，从芯片输入端流入的叫吸收电流。灌入电流是被动的，从输出 端流入的叫灌入电流；拉电流是数字电路输出高电平给负载提供的输出电流，灌 电流时输出低电平是外部给数字电路的输入电流。这些实际就是输入、输出电流 能力。 拉电流输出对于反向器只能输出零点几毫安的电流，用这种方法想驱动二极 管发光是不合理的（因发光二极管正常工作电流为 5~10mA)。 上、下拉电阻 一、定义 1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！“电阻同时起限流作 用”！下拉同理！ 2、上拉是对器件注入电流，下拉是输出电流 3、弱强只是上拉电阻的阻值不同，没有什么严格区分 4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压 的能力是有限的，上拉 电阻的功能主要是为集电极开路输出型电路输出电流通道。 二、拉电阻作用 1、一般作单键触发使用时，如果 IC 本身没有内接电阻，为了使单键维持在不被 触发的状态或是触发后 回到原状态，必须在 IC 外部另接一电阻。 2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望 出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设 计要求而定！ 3、一般说的是 I/O 端口，有的可以设置，有的不可以设置，有的是内置，有的 是需要外接，I/O 端口的输出类似与一个三极管的 C，当 C 接通过一个电阻和电 源连接在一起的时候，该电阻成为上 C 拉电阻，也就是说，如果该端口正常时 为高电平；C 通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该 端口平时为低电平，作用吗：比如：“当一个接有上拉电阻的端口设为输入状态 时，他的常态就为高电平，用于检测低电平的输入”。 4、上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流， 下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流 5、接电阻就是为了防止输入端悬空 6、减弱外部电流对芯片产生的干扰 7、保护 cmos 内的保护二极管，一般电流不大于 10mA 8、通过上拉或下拉来增加或减小驱动电流 9、改变电平的电位，常用在 TTL-CMOS 匹配 10、在引脚悬空时有确定的状态 11、增加高电平输出时的驱动能力。 12、为 OC 门提供电流 三、上拉电阻应用原则 1、当 TTL 电路驱动 COMS 电路时，如果 TTL 电路输出的高电平低于 COMS 电 路的最低高电平（一般为 3~5V），这时就需要在 TTL 的输出端接上拉电阻，以 提高输出高电平的值。 2、OC 门电路“必须加上拉电阻，才能使用”。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在 COMS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上 拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限 增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有 效的抑制反射波干扰。 8、在数字电路中不用的输入脚都要接固定电平，通过 1k 电阻接高电平或接地。 四、上拉电阻阻值选择原则 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点，通常在 1k 到 10k 之间选取。对下拉电阻也有类似道理。 对上拉电阻和下拉电阻的选择应“结合开关管特性和下级电路的输入特性进行设 定，主要需要考虑以下几个因素”： 1。驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动 能力越强，但功耗越大，设计是应注意两者之间的均衡。 2。下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开， 上拉电阻应适当选择以能够向下级电路提供足够的电流。 3。高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设 定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通， 上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4。频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电 路之间的输入电容会形成“RC 延迟”，电阻越大，延迟越大。上拉电阻的设定应 考虑电路在这方面的需求。 下拉电阻的设定的原则和上拉电阻是一样的。 示例： OC 门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端 每端口不大于 100uA，设输出口驱动电流约 500uA，标准工作电压是 5V，输入 口的高低电平门限为 0.8V(低于此值为低电平)；2V(高电平门限值)。 选上拉电阻时：500uA x 8.4K= 4.2 即选大于 8.4K 时输出端能下拉至 0.8V 以下， 此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小， 保证下拉时能低于 0.8V 即可。当输出高电平时，忽略管子的漏电流，两输入口 需 200uA，200uA x15K=3V 即上拉电阻压降为 3V，输出口可达到 2V，此阻值 为最大阻值，再大就拉不到 2V 了。选 10K 可用。【最大压降/最大电流、最小 压降/最小电流】 COMS 门的可参考 74HC 系列设计时管子的漏电流不可忽略，IO 口实际电流 在不同电平下也是不同的，上述仅仅是原理，一句话概括为：“输出高电平时要 喂饱后面的输入口，输出低电平不要把输出口喂撑了”（否则多余的电流喂给了 级联的输入口，高于低电平门限值就不可靠了）此外，还应注意以下几点： A、要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输 出电压又不够，就需要加上拉电阻。 B、如果有上拉电阻那它的端口在默认值为高电平，你要控制它必须用低电平才 能控制如三态门电路三极管的集电极， 或二极管正极去控制把上拉电阻的电流拉 下来成为低电平。 C、尤其用在接口电路中，为了得到确定的电平，一般采用这种方法，以保证正 确的电路状态， 以免发生意外， 比如， 在电机控制中， 逆变桥上下桥臂不能直通， 如果它们都用同一个单片机来驱动，必须设置初始状态。防止直通! 驱动尽量用灌电流。 ---------------------------------------在数字电路中不用的输入脚都要接固定电平，通过 1k 电阻接高电平或接地。 1。 电阻作用： l 接电阻就是为了防止输入端悬空 l 减弱外部电流对芯片产生的干扰 l 保护 cmos 内的保护二极管，一般电流不大于 10mA l 上拉和下拉、限流 1。 改变电平的电位，常用在 TTL-CMOS 匹配 2。 在引脚悬空时有确定的状态 3。 增加高电平输出时的驱动能力。 4。 为 OC 门提供电流 那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口 的输出电压又不够，就需要加上拉电阻。如果有上拉电阻那它的端口在默认值为 高电平，你要控制它必须用低电平才能控制，如三态门电路三极管的集电极，或 二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之，尤其用在接口电 路中，为了得到确定的电平，一般采用这种方法，以保证正确的电路状态，以免 发生意外。比如，在电机控制中，逆变桥上下桥臂不能直通，如果它们都用同一 个单片机来驱动，必须设置初始状态。防止直通! 电阻在选用时，选用经过计算后与标准值最相近的一个！ P0 为什么要上拉电阻原因有： 1。 P0 口片内无上拉电阻 2。 P0 为 I/O 口工作状态时，上方 FET 被关断，从而输出脚浮空，因此 P0 用于 输出线时为开漏输出。 3。 由于片内无上拉电阻，上方 FET 又被关断，P0 输出 1 时无法拉升端口电平。 P0 是双向口，其它 P1，P2，P3 是准双向口。准双向口是因为在读外部数据时要 先“准备”一下，为什么 要准备一下呢？ 单片机在读准双向口的端口时，先应给端口锁存器赋 1，目的是使 FET 关断，不 至于因片内 FET 导通使端口钳制在低电平。 上下拉一般选 10k！ 芯片的上拉/下拉电阻的作用 最常见的用途是，假如有一个三态的门带下一级门。如果直接把三态的输出接在 下一级的输入上，当三态的门为高阻态时，下一级的输入就如同漂空一样。可能 引起逻辑的错误，对 MOS 电路也许是有破坏性的。所以用电阻将下一级的输入 拉高或拉低，既不影响逻辑又保正输入不会漂空。 改变电平的电位，常用在 TTL-CMOS 匹配；在引脚悬空时有确定的状态； 为 OC 门的输出提供电流； 作为端接电阻； 在试验板上等于多了一个测试点，特 别对板上表贴芯片多的更好，免得割线；嵌位；上、下拉电阻的作用很多，比如 抬高信号峰峰值，增强信号传输能力，防止信号远距离传输时的线上反射，调节 信号电平级别等等！当然还有其他的作用了具体的应用方法要看在什么场合，什 么目的，至于参数更不能一概而定，要看电路其他参数而定，比如通常用在输入 脚上的上拉电阻如果是为了抬高峰峰值，就要参考该引脚的内阻来定电阻值的！ 另外，没有说输入加下拉，输出加上拉的，有时候没了某个目的也可能同时既有 上拉又有下拉电阻的！ 加接地电阻－－下拉 加接电源电阻－－上拉 对于漏极开路或者集电极开路输出的器件需要加上拉电阻才可能工作。另外，普 通的口，加上拉电阻可 以提高抗干扰能力，但是会增加负载。 电源：+5V 普通的直立 LED， 用多大的上拉电阻合适？ 谢谢指教！ 一般 LED 的电流有几个 mA 就够了，最大不超过 20mA，根据这个你就应该可 以算出上拉电阻值来了。保险起见，还是让他拉吧，(5-0.7)/10mA=400ohm，差 不多吧，不放心就用 2k 的。【奇怪，新出了管压 0.7V 的 LED 了吗？据我所知 好象该是 1.5V 左右。 我看几百欧到 1K 都没太大问题， 一般的片子不会衰到 10mA 都抗不住吧？】 下拉电阻的作用：所见不多，常见的是接到一个器件的输入端，多作为抗干扰使 用。这是由于一般的 IC 的输入端悬空时易受干扰，或器件扫描时有间隙泄漏电 压而影响电路的性能。后者，我们在某批设备中曾碰到过。 上拉电阻的阻值主要是要顾及端口的低电平吸入电流的能力。 例如在 5V 电压下， 加 1K 上拉电阻，将会给端口低电平状态增加 5mA 的吸入电流。在端口能承受 的条件下，上拉电阻小一点为好。 准双向口和双向口的区别： 准双向口和双向口的区别： 在最初的 51 系列单片机中 P0 口：双向 8 位三态 I/O 口 P1 口：准双向 8 位 I/O 口 P2 口：准双向 8 位 I/O 口 P3 口：准双向 8 位 I/O 口 这里特别要主要准双向与双向三态 I/O 的区别： P1 口，P2 口，P3 口是 3 个 8 位准双向的 I/O 口，各口线在片内均有固定 的上拉电阻，当这三个准双向 I/O 口作输入口使用时，要向该口先写 1，另外准 双向 I/O 口无高阻的“浮空”状态。 而双向口 P0 口线内无固定上拉电阻， 由两个 MOS 管串接， 既可开漏输出， 有可处于高阻的“浮空”状态，故称为双向三态 I/O 口。 P0 口是双向指的是它被用作地址／数据端口时，只有在这个时候，P0 口 才处于两个开关管推挽状态，当两个开关管都关闭时，才会出现高阻状态． 当 P0 口用于一般 I/O 口时，内部接 Vcc 的那个开关管是与引脚（端口）脱 离联系的，这个时候，只有拉地的那个开关管其作用，P0 口作为输出，是必须 外接上拉电阻的，不然就无法输出高电平；如果 P0 口作为输入，则必须先对端 口写1，使拉地的开关管断开，这个时候，如果不接上拉电阻，则是高阻状态， 就是一个双向口，如果接上拉电阻，则本身输出高电平，对输入信号的逻辑无影 响 （注意是对逻辑无影响， 对实际参数有无影响我不确定， 但是我认为是有的） ． 双向与准双向，根本原则是双向包含了高阻这个状态，而不在于是否需要 先写1或者不写，P1~P3 口因为有内部上拉电阻，因此无论如何不是双向；P0 口内部无上拉电阻，在处于数据／地址功能时，自动完成3态的转换，是双向， 处于一般 I/O 口时，如果不接外部上拉，而且先向端口写了1，那么就处于高阻 状态，此时，它也是一个人为的双向口，这与它处于地址／数据功能时的自动双 向有区别，以及与 P1~P3 处于输入时输出锁存器为 1 是有区别的。 -------------------------------------------------浮空和高阻态的区别 浮空和高阻态的区别 悬空（浮空，floating）：就是逻辑器件的输入引脚即不接高电平，也不接低电 平。 由于逻辑器件的内部结构， 当它输入引脚悬空时， 相当于该引脚接了高电平。 一般实际运用时，引脚不建议悬空，易受干扰。 高阻态：从逻辑器件内部电路结构来说，就是其输出电阻很大，该状态即不是高 电平，也不是低电平。当三态门处于高阻态时，无论该门的输入如何变化，都不 会对其输出有贡献。 --------------------------------------线驱动（差动输出） 线驱动（差动输出） 差动放大器的特点是静态工作点稳定，对共模信号有很强的抑制能力，它唯独对 输入信号的差（差模信号）做出响应，这些特点在电子设备中应用很广。集成运 算放大器几乎都采用差动放大器作为输入级。 这种对称的电压放大器有两个输入 端和两个输出端，电路使用正、负对称的电源。根据电路的结构可分为：双端输 入双端输出，双端输入单端输出，单端输入双端输出及单端输入单端输出四种接 法。凡双端输出，差模电压增益与单管共发放大器相同；而单端输出时，差模电 压增益为双端输出的一半，另外，若电路参数完全对称，则双端输出时的共模放 大倍数 =0，其实测的共模抑制比 将是一个较大的数值，愈大，说明电路抑制 共模信号的能力愈强。 差动保护是输入的两端 CT 电流矢量差，当达到设定的动作值时启动动作元件。 保护范围在输入的两端 CT 之间的设备（可以是线路，发电机，电动机，变压器 等电气设备）逆相序上面两位已经解释了，有功反向是逆功率而不是逆相序，一 般用在发电机保护中。 电流差动保护是继电保护中的一种保护，forclear 说的差动保护和逆相序都是 对的。 正相序是 A 超前 B,B 超前 C 各是 120 度。 反相序 （即是逆相序） A 超 是 前 C,C 超前 B 各是 120 度。 有功方向变反只是电压和电流的之间的角加上 180 度，就是反相功率，而不是逆相序。 差动保护是根据“电路中流入节点电流的总和等于零”原理制成的。 差动保护把被保护的电气设备看成是一个接点， 那么正常时流进被保护设备的电 流和流出的电流相等，差动电流等于零。当设备出现故障时，流进被保护设备的 电流和流出的电流不相等，差动电流大于零。当差动电流大于差动保护装置的整 定值时，保护动作，将被保护设备的各侧断路器跳开，使故障设备断开电源。 差动保护原理 差动保护是利用基尔霍夫电流定理工作的，当变压器正常工作或区外故障时，将 其看作理想变压器，则流入变压器的电流和流出电流（折算后的电流）相等，差 动继电器不动作。 当变压器内部故障时， 两侧 （或三侧） 向故障点提供短路电流， 差动保护感受到的二次电流和的正比于故障点电流，差动继电器动作。 差动保护原理简单、使用电气量单纯、保护范围明确、动作不需延时，一直用于 变压器做主保护。另外差动保护还有线路差动保护、母线差动保护等等。 变压器差动保护是防止变压器内部故障的主保护。其接线方式，按回路电流法原 理，把变压器两侧电流互感器二次线圈接成环流，变压器正常运行或外部故障， 如果忽略不平衡电流， 在两个互感器的二次回路臂上没有差电流流入继电器， 即： iJ＝ibp＝iI-iII=0。 如果内部故障，如图 ZD 点短路，流入继电器的电流等于短路点的总电流。即： iJ=ibp=iI2+iII2。当流入继电器的电流大于动作电流，保护动作断路器跳闸。 线驱动器是一个源电流输出器件。在导通状态时，线驱动器输出为电源（vcc）； 在关断状态时，输出悬空。因此，线驱动器需要一个灌电流输入接口。下面表格 中给出了一个简单的线驱动器的原理图。 差动输出、线性驱动输出：就是根据 rs-422a 的数据输送回路。可通过双股搅 合线电缆进行长距离输送。 线驱动 集电极开路 推挽式 集电极开路： 集电极开路： 集电极开路电路是灌电流输出器件。在关断状态时，集电极开路输出连到地；在 导通状态时，集电极开路输出悬空。因此，集电极开路输出需要一个源电流输入 接口。下面表格中给出了一个简单的集电极开路输出电路的原理图。 推挽式： 推挽式： 推挽式输出结合了线驱动与集电极开路输出，在关断状态时，推挽式输出接 地；在导通状态时，推挽式输出连到电源（vcc）。推挽输出（欧姆龙称为互补 输出）输出回路有 2 种，即 npn 与 pnp2 种晶体管输出。根据输出信号 h 或 l， 2 种晶体管输出互相交叉进行 on 或 off 动作， 使用时， 正电源， 分别为吸合， 0v 拉下互补输出是输出电流流出或流入 2 种动作，特征是信号的上升、下降速度 快，可进行导线的长距离延长。可与开路集电极输入机器（npn/pnp）连接， 另外还可以连接到电压输入机器上。但是为了能更好的发挥未来的性能，一般推 荐在电压输入机器上使用电压输入的编码器。 推挽放大器： 推挽放大器： 在功率放大器电路中大量采用推挽放大器电路， 这种电路中用两只三极管构 成一级放大器电路，两只三极管分别放大输入信号的正半周和负半周，即用一只 三极管放大信号的正半周，用另一只三极管放大信号的负半周，两只三极管输出 的半周信号在放大器负载上合并后得到一个完整周期的输出信号。 推挽放大器电路中，一只三极管工作在导通、放大状态时，另一只三极管处于截 止状态，当输入信号变化到另一个半周后，原先导通、放大的三极管进入截止， 而原先截止的三极管进入导通、放大状态，两只三极管在不断地交替导通放大和 截止变化，所以称为推挽放大器。 互补推挽放大器： 互补推挽放大器： “互补”是通过采用两种不同极性的三极管， 利用不同极性三极管的输入极性 不同，用一个信号来激励两只不同极性的三极管，这样可以不需要有两个大小相 等、相位相反的激励信号。电路中，一个是 NPN 型三极管，另一个是 PNP 型三 极管，两只三极管的基极相连，在两管的基极加一个音频输入信号作推动信号。 两管基极和发射极并联，由于两只三极管的极性不同，基极上的输入信号电 压对两管而言一个是正向偏置，一个是反向偏置。当输入信号为正半周时，两管 基极同时电压升高，此时输入信号电压给一管加上正向偏置电压，所以该管进入 导通和放大状态。由于基极电压升高，对另一管来讲加上反向偏置电压，所以该 管处于截止状态。 输入信号变化到负半周后，两管基极同时电压下降，给另一 管正向偏置，使该管进入导通和放大状态，而一管又进入截止状态。 这种利用 NPN 型和 PNP 型三极管的互补特性， 用一个信号来同时激励两只 三极管的电路，称之为“互补”电路，由互补电路构成的放大器称为互补放大器电 路。由于两个异极性管工作时，一只三极管导通、放大，另一只三极管截止，工 作在推挽状态，所以称为互补推挽放大器。 OC 门主要用于 3 个方面： 1、实现与或非逻辑，用做电平转换，用做驱动器。由于 OC 门电路的输出管的 集电极悬空，使用时需外接一个上拉电阻 Rp 到电源 VCC。OC 门使用上拉电阻 以输出高电平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则， 从降低功耗及芯片的灌电流能力考虑应当足够大； 从确保足够的驱动电流考虑应 当足够小。 2、线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻 辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般 TTL 门输出端并不能直接并接使用， 否则这些门的输出管之间由于低阻抗形成很 大的短路电流（灌电流），而烧坏器件。在硬件上，可用 OC 门或三态门（ST 门）来实现。用 OC 门实现线与，应同时在输出端口应加一个上拉电阻。 3、三态门（ST 门）主要用在应用于多个门输出共享数据总线，为避免多个门 输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平 （如高电平），由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载） 电阻，所以开关速度比 OC 门快，常用三态门作为输出缓冲器。 电流驱动与电压驱动 简单地说电流驱动是根据驱动电流的大小而输出不同的功率， 常见的是普通三极 管功率放大电路，电压驱动是根据驱动电压的高低而输出不同的功率，常见的场 效应三极管功率放大电路中使用。
『肆』 扇入的含义
http://ke..com/view/388883.htm?fr=ala0_1
扇入（fan-in）是定义单个逻辑门能够接受的数字信号输入最大量的术语。大多数TTL逻辑门有一个或两个输入端，也有一些有两个以上的输入端。一个典型的逻辑门有1、2个扇入信号。
在一些数字系统中，必须有一个单一的TTL逻辑门用大于1的扇入信号来驱动几个驱动程序。如果一个TT驱动器必须驱动的输入端总数大于10，那么被称为缓冲器的驱动器可以用在TTL逻辑门输出端与它必须驱动的驱动器输入端之间。逻辑反向器（也被称为非门）在大多数数字电路中能够辅助这一功能。
在软件工程中，模块的扇入是指有多少个上级模块调用它。扇入越大，表示该模块被更多的上级模块共享。这当然是我们所希望的。但是不能为了获得高扇人而不惜代价，例如把彼此无关的功能凑在一起构成一个模块，虽然扇人数高了，但这样的模块内聚程度必然低。这是我们应避免的。
『伍』 “扇入”和“扇出”是什么意思
扇入：是指直接调用该模块的上级模块的个数。扇入大表示模块的复用程序高。
扇出：是指该模块直接调用的下级模块的个数。扇出大表示模块的复杂度高，需要控制和协调过多的下级模块；但扇出过小（例如总是1）也不好。扇出过大一般是因为缺乏中间层次，应该适当增加中间层次的模块。扇出太小时可以把下级模块进一步分解成若干个子功能模块，或者合并到它的上级模块中去。
『陆』 为什么逻辑门的扇入和扇出有限制
要是无限制那还要逻辑干嘛？
『柒』 急!什么是扇入
扇入是单个逻辑门能够接受的数字信号输入最大量的术语.大多数TTL逻辑门有一个或两个输入端,也有一些有两个以上的输入端.一个典型的逻辑门有1,2个扇入信号.
在一些数字系统中,必须有一个单一的TTL逻辑门用大于1的扇入信号来驱动几个驱动程序.如果一个TT驱动器必须驱动的输入端总数大于10,那么被称为缓冲器的驱动器可以用在TTL逻辑门输出端与它必须驱动的驱动器输入端之间.逻辑反向器（也被称为非门）在大多数数字电路中能够辅助这一功能.
在软件工程中,模块的扇入是指有多少个上级模块调用它.扇入越大,表示该模块被更多的上级模块共享.这当然是我们所希望的.但是不能为了获得高扇人而不惜代价,例如把彼此无关的功能凑在一起构成一个模块,虽然扇人数高了,但这样的模块内聚程度必然低,这是我们应避免的.