分频电路设计

A. 怎样用74ls194 构成奇偶分频电路

利用194来设计奇数或偶数型的计数器，可以用反馈移位的方法来设计，具体可以见西安电子科技大学出版社，杨颂华编的数字电子技术基础，第七章关于74LS194的部分 。设计时请注意能否自启动的问题。

分频器和计数器有本质联系，比如把输入信号作为模4计数器的时钟信号，那么计数器的输出就可以将输入信号4分频。

(1)分频电路设计扩展阅读：

第一，偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2‐1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。

第二，奇数倍分频：奇数倍分频有两种实现方法：

首先，完全可以通过计数器来实现，如进行三分频，通过待分频时钟上升沿触发计数器进行模三计数，当计数器计数到邻近值进行两次翻转，比如可以在计数器计数到1时，输出时钟进行翻转，计数到2时再次进行翻转。即是在计数值在邻近的1和2进行了两次翻转。

另外一种方法：对进行奇数倍n分频时钟，首先进行n/2分频（带小数，即等于(n‐1)/2+0.5），然后再进行二分频得到。得到占空比为50%的奇数倍分频。

B. 如何设计一个多级分频电路

石英晶体振荡器产生的100KHZ的时标信号，并不能直接用来计时，需要将它变成周期为版1s的脉权冲信号—“秒”信号。为此，需对时标信号进行 次分频，这里用5级十分频来实现采用5个C180十进制加法计数器串联起来，作为分频器。C180的功能表见 表4—1。
表4—1 C180功能表
输入 输出
CP EN cr QD QC QB QA
X X 1 0 0 0 0
↓ X 0 保持
X ↑ 0 保持
↑ 0 0 保持
1 ↓ 0 保持
↑ 1 0 计数
0 ↓ 0 计数
当控制端EN=1时，CP上升沿到来时计数；CP=0，EN下降沿到来时计数。Cr为正脉冲置0端， 为十分频输出。将5级十分频器串联起来，如图4—2所示。

C. 怎样做一个二分频电路

用一个2、2μF电容与高音喇叭串联，低音喇叭直接接在功放上。高音喇叭千万不要直接接在功放内上，要烧了。低容音喇叭本来就是一个电感，对高频信号影响很小，低音其实可以不要分频。实在要的话，串联一个电感，可以自己绕1mm的漆包线在中性笔上绕20至30圈。

(3)分频电路设计扩展阅读：

电原理图只需易看易懂、图形美观及制图方便即可，而从普通的电原理图要想象出实际电路的构造是很困难的。尤其是高频电路，更与一般电路有所不同。它需要考虑引线长短，元器件安排等。如果不考虑电路实际情况，根据原理图装配电路。

会遇到许多问题，重则会使电路无法正常工作。所以在实际装配之前应有一个指导装配的装配图，在装配图上，不仅应反映各元器件的装配位置．还应指出某些重要线路如信号线、地线等的具体要求。当然画成正规的更接近实际的装配罔更好，一般要在搭成电路完成调试后，再根据实际情况画成正规装配图。

在高频电路中，原理罔设计完成后，即使改画成具有指导意义的装配图，马上着手进行印制电路板PCB设计具有较大风险。应根据装配图先组装一个实验电路进行性能试验，然后考虑是否用PCB进行装配．如果用PCB装配，则应尽量接近实验电路。

D. 如何用下沿触发JK触发器设计一个同步二,四分频电路

沿触发的JK触发器设计一同步时序电路，其状态图如下图所示，要求电路使用的门电路最少。

试用上升沿触发的JK触发器设计一同步时序电路，其状态图如下图所示，要求电路使用的门电路最少。将D触发器接成T'触发器，信号接clk，这就成二分频电路了。再接一级就是四分频电路。另外七分频电路输出信号，如果不是一个窄脉冲，而是方波脉冲，还需要一个D触发器。

触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。触发器的线路图由逻辑门组合而成，其结构均由SR锁存器派生而来（广义的触发器包括锁存器）。触发器可以处理输入、输出信号和时钟频率之间的相互影响。

(4)分频电路设计扩展阅读：

触发器的作用：

可在写入数据表前，强制检验或转换数据。触发器发生错误时，异动的结果会被撤销。可依照特定的情况，替换异动的指令 (INSTEAD OF)。

约束和触发器在特殊情况下各有优势。触发器的主要好处在于它们可以包含使用 Transact-SQL 代码的复杂处理逻辑。因此，触发器可以支持约束的所有功能；但它在所给出的功能上并不总是最好的方法。

实体完整性总应在最低级别上通过索引进行强制，这些索引或是 PRIMARY KEY 和 UNIQUE 约束的一部分，或是在约束之外独立创建的。假设功能可以满足应用程序的功能需求，域完整性应通过 CHECK 约束进行强制，而引用完整性(RI) 则应通过 FOREIGN KEY 约束进行强制。

在约束所支持的功能无法满足应用程序的功能要求时，触发器就极为有用。

E. 音箱分频器电路图册

详解几款常用分频器及音箱分频器电路图

来源：电子发烧友网 作者：wuzhan2016年10月27日 15:22

[导读]虽然中频单元的有效频响宽达800Hz~10kHz，L2、L3与C2、C 3组成的带通滤波器仅取其1.5~6kHz的一段频带，这也是它的黄金频段。L4、C4构成的高通滤波器将YDQG5-14的分频点定为6kHz，本单元的下限截止频率也取得较高，将更加轻松自如地在高频段发挥它的特长。

如下图所示的是一款简单的分频器电路图。其中L1与C1组成的低通滤波器将200-54的分频点选在1.5kHz，这里将它的分频点适当提高，主要是单元特性好，更重要是音频的功率多半都集中在中低频，适当提高低频单元的截止频率，可以充分发挥单元特长，给出的声音将更加饱满有力度。如果分频点过低，不但丧失了单元优势，反而还会加重中频单元的负担，引起振幅过载、失真增大等弊病。

虽然中频单元的有效频响宽达800Hz~10kHz，L2、L3与C2、C 3组成的带通滤波器仅取其1.5~6kHz的一段频带，这也是它的黄金频段。L4、C4构成的高通滤波器将YDQG5-14的分频点定为6kHz，本单元的下限截止频率也取得较高，将更加轻松自如地在高频段发挥它的特长。由于合理的选择分频点，3个单元各自都工作在声效率最高的频带，故系统的综合灵敏度也要比各单元的平均特性灵敏度高出1~2dB.

此分频器元件少，电路也很简单，对于分频电容器最起码的要求是高频特性好，耗损及容量误差小。目前的聚丙烯CBB无极性电容器的耗损角正切值仅为0.08% ~0.1% ，高频性能优异，体积小、无感、价廉，完全能胜任Hi-Fi系统分频电路的需要。本音箱选用耐压为63V的CBB21、CBB22电容器，9.4 uF的用2只4.7 uF的并联即可。

F. 求用74LS74设计的二分频，四分频电路图

CLK脚接输入信号，Q非（即Q上有一横杠的脚）接D脚，Q或Q非作输出，这是二分频电路，像这样只用单级（一个D触发器）就是二分频，如果用两级就是四分频，用三级就是八分频。

分频： 1，2，3，4，5，6为一组，8，9，10，11，12，13为一组 如果要得到二分频，原时钟需接3端或11端，5端或9端为变换后的时钟输出端。如果要得到四分频，原时钟需接3端并且5端接11端，9端为四分频输出端；或者是原时钟接11端。

(6)分频电路设计扩展阅读：

最简单的分频就是二分频，将声音分为高频和低频，分频点需要高于低音喇叭上限频率的1/2，低于高音喇叭下限频率的2倍，一般的分频点在2K到5K之间。但是这样分频对低音照顾仍然不够完善，因为低音为了获得更好效果，往往需要单独处理，并且扬声器的切割失真对低音的影响也最大，因此近些年三分频逐渐流行起来。

三分频是将声音分为低音、中音和高音，有两个分频点，低音分频点一般在200Hz以下，或者120Hz，甚至更低，高音分频点一般为2000Hz－6000Hz。此外也有少量的四分频或者多分频系统。显然更多分频数理论上更有利于声音的还原，但过多的分频点会造成整体成本上升，并且实际效果提升有限，因此常见的分频数仍然是二分频和三分频。

G. 三分频双中音分频器怎样设计

分布设计(7)分频电路设计扩展阅读三分频扬声器系统分频器电感的精确设计1 引言 扬声器系统的分频器分为前级分频和功率分频2类。前级分频是前级电路中由电子元件产生的分频，再由各自的功放分别驱动高﹑中﹑低音扬声器系统，如图（1a）所示，属于小信号有源分频。而功率分频则是由电感、电容、电阻元件构成的位于功放与扬声器之间的无源分频电路，如图（1b）所示。

资料来源于网络若侵权联系删除

采用功率分频的扬声器系统结构简单、成本低，而且又能获得很高的放音质量，因而在现代高保真放音系统中应用最为普遍。其性能的好坏与扬声器的各项指标以及分频电路、电感元件的性能、精度有密不可分的关系，精确计算电感参数便是成功的关键。2 对分频器电路、元件的要求（1）电路中电感元件直流电阻、电感值误差越小越好。而且为使频响曲线平坦最好使用空心电感。（2）电路中电容元件损耗尽可能小。最好使用音频专用金属化聚丙烯电容。（3）使各扬声器单元分配到较平坦的信号功率，且起到保护高频扬声器的作用。（4）各频道分频组合传输功率特性应满足图2所示特性曲线的要求（P0为最大值，P1为对应分频点f1、f2的值）。分频点处的功率与功率最大值之间幅度应满足P1（=0.3～0.5）P0的范围。（5）整个频段内损耗平坦，基本不出现“高峰”和“深谷”。资料来源于网络若侵权联系删除