门电路正偏

A. 二极管的与门电路

以二极管实现为例，与门的实现原理为:

如图：为二极管与门电路，Vcc = 5v，R1 = 3K9, 假设3v及以上代表高电平，0.7及以下代表低电平。下面根据图中情况具体分析一下：

1. Ua=Ub=0v时，D1，D2正向偏置，两个二极管均会导通，此时Uy为电位为0.7v.，输出为低电平

2.当Ua，Ub一高一低时，不妨假设Ua = 3v，Ub = 0v，这时不妨先从D2开始分析，

D2会导通，导通后D2压降将会被限制在0.7v，那么D1由于右边是0.7v左边是3v所以会反向偏置而截止，因此最后Uo为0.7v低电平输出，这里也可以从D1开始分析，如果D1导通，那么Uy应当为3.7v，此时D2将导通，那么D2导通，压降又会变回0.7，最终状态Uo仍然是0.7v.输出低电平，此时D1马上截止。

3. Va=Vb=3v，这个情况很好理解， D1，D2都会正偏，Uy被限定在3.7V。

总结(借用个定义)：通常二极管导通之后，如果其阴极电位是不变的，那么就把它的阳极电位固定在比阴极高0.7V的电位上;如果其阳极电位是不变的，那么就把它的阴极电位固定在比阳极低0.7V的电位上，人们把导通后二极管的这种作用叫做钳位。(特别说明:压差大的二极管先导通，先钳位，先导通的二极管具有电路控制权)

B. 怎样判断门电路逻辑功能是否正常

凡是对脉冲通路上的脉冲起着开关作用的电子线路就叫做门电路，是基本的逻辑电路。门电路可以有一个或多个输入端，但只有一个输出端。门电路的各输入端所加的脉冲信号只有满足一定的条件时，“门”才打开，即才有脉冲信号输出。从逻辑学上讲，输入端满足一定的条件是“原因”，有信号输出是“结果”，门电路的作用是实现某种因果关系──逻辑关系。所以门电路是一种逻辑电路。基本的逻辑关系有三种：与逻辑、或逻辑、非逻辑。与此相对应，基本的门电路有与门、或门、非门。

门电路（数字电路）与模拟电路（也叫线性电路）工作时最大的区别就是：门电路的输入输出信号一般只有两种状态（少数情况还有一种三态逻辑电路）不是高电平就是低电平（数字电路中1代表高电平0代表低电平），而模拟电路的输入输出则是连续而复杂变化的电信号。



判断逻辑门电路是好是坏的方法主要有两种，第一种是用万用表的阻值判断法，第二种是电压测量法

一、阻值判断法：

把万用表定位到二极管档，用正表笔接逻辑门电路的（GND）地线（一般14引脚的门电路为7脚），负表笔点击门电路其他引脚，都应有480左右数值为正常，若出现明显偏小或者为“0”数值说明门电路短路损坏；若数值很大或者无穷大则说明门电路断路损坏。

新手注意：测量值必须在断电情况下测试。

二、电压测量法：

给主板加电，通过人为干扰（比如给某个输入脚，人为输入一个高电平或者低电平），然后用万用表测量输入脚与输出脚电压，若测得的结果与被测门电路逻辑关系相符，则说明此门电路为正常的；若结果与逻辑关系不符则说明门电路以及损坏了。

C. 二极管与门电路原理

1.根据这个图和真值表，A或B任一为高电位时，二极管不一定会截止。
（1）UA=0，UB=3V时，由于D1导通，F点电压为二极管导通电压0.7V，这时F电压低于B，D2反偏，所以D2截止。
（2）UA=3V，UB=0时，和上面相反，D1截止，D2导通。
（3）UA=3V，UB=3V时，如果两个二极管参数完全一致，就不会有截止的二极管了，电流从ECC通过R分别流向A点和B点，两个二极管同时导通，F点电压为3V+二极管导通电压0.7V，是3.7V。
所以只有当A和B的电压不同时，才会导致一个二极管将另一个二极管旁路，使其截止。

2.通过真值表看出，是A,B任一是低电位，输出才是0.7V，所以2的结论是错误的。
上面（1）和（2）已经分析了两种情况，只剩两个输入都为0的情况。输入都为0时，两个二极管同时导通，F点电压为A或B的电压0加上二极管导通压降0.7V，故输出0.7V。

这种电路只要算出各点电位，根据二极管的导通条件判断即可。A=0，B=3时，由于ECC电位最高，二极管至少有一个导通，如果假设D2导通，那么F点电位就是3.7V，但这样的话D1也正偏，但和D1的导通压降0.7V不符，所以这种情况是不会成立的，所以只能是D1导通，这样推出的F点为0.7V和D2反偏的结论。

你说的B比A高推出D2反偏的结论和我说的结论不也是一样的么，具体分析过程可以有很多种，但结论一样都没有问题。

D. 门电路工作原理

第五节 CMOS逻辑门电路
http://www.fjtu.com.cn/fjnu/courseware/0321/course/_source/web/lesson/char2/j6.htm 看看把

CMOS逻辑门电路是在TTL电路问世之后 ，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件 。CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力则远优于TTL。此外，几乎所有的超大规模存储器件 ，以及PLD器件都采用CMOS艺制造，且费用较低。
早期生产的CMOS门电路为4000系列 ，随后发展为4000B系列。当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。下面首先讨论CMOS反相器，然后介绍其他CMO逻辑门电路。

MOS管结构图

MOS管主要参数：

1.开启电压VT
·开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压；
·标准的N沟道MOS管，VT约为3～6V；
·通过工艺上的改进，可以使MOS管的VT值降到2～3V。

2. 直流输入电阻RGS
·即在栅源极之间加的电压与栅极电流之比
·这一特性有时以流过栅极的栅流表示
·MOS管的RGS可以很容易地超过1010Ω。

3. 漏源击穿电压BVDS
·在VGS=0（增强型）的条件下 ，在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDS
·ID剧增的原因有下列两个方面：
（1）漏极附近耗尽层的雪崩击穿
（2）漏源极间的穿通击穿
·有些MOS管中，其沟道长度较短，不断增加VDS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后
，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的ID

4. 栅源击穿电压BVGS
·在增加栅源电压过程中，使栅极电流IG由零开始剧增时的VGS，称为栅源击穿电压BVGS。

5. 低频跨导gm
·在VDS为某一固定数值的条件下 ，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导
·gm反映了栅源电压对漏极电流的控制能力
·是表征MOS管放大能力的一个重要参数
·一般在十分之几至几mA/V的范围内

6. 导通电阻RON
·导通电阻RON说明了VDS对ID的影响 ，是漏极特性某一点切线的斜率的倒数
·在饱和区，ID几乎不随VDS改变，RON的数值很大 ，一般在几十千欧到几百千欧之间
·由于在数字电路中 ，MOS管导通时经常工作在VDS=0的状态下，所以这时的导通电阻RON可用原点的RON来近似
·对一般的MOS管而言，RON的数值在几百欧以内

7. 极间电容
·三个电极之间都存在着极间电容：栅源电容CGS 、栅漏电容CGD和漏源电容CDS
·CGS和CGD约为1～3pF
·CDS约在0.1～1pF之间

8. 低频噪声系数NF
·噪声是由管子内部载流子运动的不规则性所引起的
·由于它的存在，就使一个放大器即便在没有信号输人时，在输 出端也出现不规则的电压或电流变化
·噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝（dB）
·这个数值越小，代表管子所产生的噪声越小
·低频噪声系数是在低频范围内测出的噪声系数
·场效应管的噪声系数约为几个分贝，它比双极性三极管的要小

一、CMOS反相器

由本书模拟部分已知，MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。
下图表示CMOS反相器电路，由两只增强型MOSFET组成，其中一个为N沟道结构，另一个为P沟道结构。为了电路能正常工作，要求电源电压VDD大于两个管子的开启电压的绝对值之和，即
VDD＞(VTN＋|VTP|) 。

1.工作原理

首先考虑两种极限情况：当vI处于逻辑0时 ，相应的电压近似为0V；而当vI处于逻辑1时，相应的电压近似为VDD。假设在两种情况下N沟道管 TN为工作管P沟道管TP为负载管。但是，由于电路是互补对称的，这种假设可以是任意的，相反的情况亦将导致相同的结果。
下图分析了当vI=VDD时的工作情况。在TN的输出特性iD—vDS（vGSN＝VDD）(注意vDSN=vO)上 ，叠加一条负载线，它是负载管TP在 vSGP=0V时的输出特性iD－vSD。由于vSGP＜VT（VTN=|VTP|=VT），负载曲线几乎是一条与横轴重合的水平线。两条曲线的交点即工作点。显然，这时的输出电压vOL≈0V（典型值＜10mV ，而通过两管的电流接近于零。这就是说，电路的功耗很小（微瓦量级）

下图分析了另一种极限情况，此时对应于vI＝0V。此时工作管TN在vGSN＝0的情况下运用，其输出特性iD－vDS几乎与横轴重合 ，负载曲线是负载管TP在vsGP＝VDD时的输出特性iD－vDS。由图可知，工作点决定了VO＝VOH≈VDD；通过两器件的电流接近零值 。可见上述两种极限情况下的功耗都很低。

由此可知，基本CMOS反相器近似于一理想的逻辑单元，其输出电压接近于零或+VDD，而功耗几乎为零。

2.传输特性

下图为CMOS反相器的传输特性图。图中VDD=10V，VTN=|VTP|=VT=
2V。由于 VDD＞（VTN＋|VTP|），因此，当VDD-|VTP|>vI>VTN 时,TN和TP两管同时导通。考虑到电路是互补对称的，一器件可将另一器件视为它的漏极负载。还应注意到，器件在放大区（饱和区）呈现恒流特性，两器件之一可当作高阻值的负载。因此，在过渡区域，传输特性变化比较急剧。两管在VI=VDD/2处转换状态。

3.工作速度

CMOS反相器在电容负载情况下，它的开通时间与关闭时间是相等的，这是因为电路具有互补对称的性质。下图表示当vI=0V时 ，TN截止，TP导通，由VDD通过TP向负载电容CL充电的情况。由于CMOS反相器中，两管的gm值均设计得较大，其导通电阻较小，充电回路的时间常数较小。类似地，亦可分析电容CL的放电过程。CMOS反相器的平均传输延迟时间约为10ns。

二、CMOS门电路

1.与非门电路

下图是2输入端CMOS与非门电路，其中包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B全为高电平时，才会使两个串联的NMOS管都导通，使两个并联的PMOS管都截止，输出为低电平。

因此，这种电路具有与非的逻辑功能，即
n个输入端的与非门必须有n个NMOS管串联和n个PMOS管并联。

2.或非门电路

下图是2输入端CMOS或非门电路。其中包括两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管。

当输入端A、B中只要有一个为高电平时，就会使与它相连的NMOS管导通，与它相连的PMOS管截止，输出为低电平；仅当A、B全为低电平时，两个并联NMOS管都截止，两个串联的PMOS管都导通，输出为高电平。
因此，这种电路具有或非的逻辑功能，其逻辑表达式为

显然，n个输入端的或非门必须有n个NMOS管并联和n个PMOS管并联。
比较CMOS与非门和或非门可知，与非门的工作管是彼此串联的，其输出电压随管子个数的增加而增加；或非门则相反，工作管彼此并联，对输出电压不致有明显的影响。因而或非门用得较多。

3.异或门电路

上图为CMOS异或门电路。它由一级或非门和一级与或非门组成。或非门的输出。而与或非门的输出L即为输入A、B的异或

如在异或门的后面增加一级反相器就构成异或非门，由于具有的功能，因而称为同或门。异成门和同或门的逻辑符号如下图所示。

三、BiCMOS门电路

双极型CMOS或BiCMOS的特点在于，利用了双极型器件的速度快和MOSFET的功耗低两方面的优势，因而这种逻辑门电路受到用户的重视
。

1.BiCMOS反相器

上图表示基本的BiCMOS反相器电路，为了清楚起见，MOSFET用符号M表示BJT用T表示。T1和T2构成推拉式输出级。而Mp、MN、M1、M2所组成的输入级与基本的CMOS反相器很相似。输入信号vI同时作用于MP和MN的栅极。当vI为高电压时MN导通而MP截止；而当vI为低电压时,情况则相反，Mp导通，MN截止。当输出端接有同类BiCMOS门电路时，输出级能提供足够大的电流为电容性负载充电。同理，已充电的电容负载也能迅速地通过T2放电。
上述电路中T1和T2的基区存储电荷亦可通过M1和M2释放，以加快
电路的开关速度。当vI为高电压时M1导通，T1基区的存储电荷迅速消散。这种作用与TTL门电路的输入级中T1类似。同理 ，当vI为低电压时，电源电压VDD通过MP以激励M2使M2导通，显然T2基区的存储电荷通过M2而消散。可见，门电路的开关速度可得到改善。

2.BiCMOS门电路

根据前述的CMOS门电路的结构和工作原理，同样可以用BiCMOS技术实现或非门和与非门。如果要实现或非逻辑关系，输入信号用来驱动并联的N沟道MOSFET，而P沟道MOSFET则彼此串联。正如下图所示的
2输入端或非门。

当A和B均为低电平时，则两个MOSFET MPA和MPB均导通，T1导通而MNA和MNB均截止，输出L为高电平。与此同时，M1通过MPA和MpB被VDD所激励，从而为T2的基区存储电荷提供一条释放通路。
另一方面，当两输入端A和B中之一为高电平时 ，则MpA和MpB的通路被断开，并且MNA或MNB导通，将使输出端为低电平。同时，M1A或M1B为T1的基极存储电荷提供一条释放道路。因此 ，只要有一个输入端接高电平，输出即为低电平。

四、CMOS传输门

MOSFET的输出特性在原点附近呈线性对称关系，因而它们常用作模拟开关。模拟开关广泛地用于取样——保持电路、斩波电路、模数和数模转换电路等。下面着重介绍CMOS传输门。

所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成，如上图所示。TP和TN是结构对称的器件，它们的漏极和源极是可互换的。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V 。为使衬底与漏源极之间的PN结任何时刻都不致正偏 ，故TP的衬底接+5V电压，而TN的衬底接-5V电压 。两管的栅极由互补的信号电压（+5V和-5V）来控制，分别用C和表示。
传输门的工作情况如下：当C端接低电压-5V时TN的栅压即为-5V，vI取-5V到+5V范围内的任意值时，TN均不导通。同时,TP的栅压为+5V
，TP亦不导通。可见，当C端接低电压时，开关是断开的。
为使开关接通，可将C端接高电压+5V。此时TN的栅压为+5V ，vI在-5V到+3V的范围内，TN导通。同时TP的棚压为-5V ，vI在-3V到+5V的范围内TP将导通。
由上分析可知，当vI＜-3V时，仅有TN导通，而当vI＞+3V时，仅有TP导通当vI在-3V到+3V的范围内，TN和TP两管均导通。进一步分析
还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。
在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时，可以忽略不计。
CMOS传输门除了作为传输模拟信号的开关之外，也可作为各种逻辑电路的基本单元电路。

E. TTL电路原理是怎么工作的

ttl集成逻辑门电路的输入和输出结构均采用半导体三极管，所以称晶体管—晶专体管逻辑门电路，简称属ttl电路。ttl电路的基本环节是反相器。
当输入高电平时，
ui=3.6v，
vt1处于倒置工作状态，
集电结正偏，发射结反偏，
ub1=0.7v×3=2.1v，
vt2和vt4饱和，
输出为低电平uo=0.3v。
当输入低电平时，
ui=0.3v，
vt1发射结导通，ub1=0.3v+0.7v=1v，
vt2和vt4均截止，
vt3和vd导通。
输出高电平
uo
=vcc
-ube3-ud
≈5v-0.7v-0.7v=3.6v采用推拉式输出级利于提高开关速度和负载能力
vt3组成射极输出器，优点是既能提高开关速度，又能提高负载能力。
当输入高电平时，vt4饱和，ub3=uc2=0.3v+0.7v=1v，vt3和vd截止，vt4的集电极电流可以全部用来驱动负载。
当输入低电平时，vt4截止，vt3导通(为射极输出器)，其输出电阻很小，带负载能力很强。
可见，无论输入如何，vt3和vt4总是一管导通而另一管截止。
这种推拉式工作方式，带负载能力很强。

F. 什么是正向偏置电压

偏置电压是指晶体管放大电路中使晶体管处于放大状态时，基极-射极之间集电极-基极之间应该设置的电压。因为要使晶体管处于放大状态，其基极-射极之间的pn结应该正偏，集电极-基极之间的pn应该反偏、 因此，设置晶体管基射结正偏，集基结反偏，是晶体管工作在放大状态的电路，简称为偏置电路。 直流偏置电压是指晶体管放大电路中使晶体管处于放大状态时，基极-射极之间及集电极-基极之间应该设置的电压。 因为要使晶体管处于放大状态，其基极-射极之间的PN结应该正偏，集电极-基极之间的PN结应该反偏。因此，设置晶体管基射结正偏、集基结反偏，使晶体管工作在放大状态的电路，简称为偏置电路（可以理解为设置正反偏的电路）。而使晶体管工作在放大状态的关键是其基极电压，因此，基极电压又称为偏置电压。又由于使晶体管工作在放大状态的电压设置是由其没有信号时直流电源提供的。 因此，晶体管的直流偏置电压可以这么定义：晶体管未加信号时，其基极与发射极之间所加的直流电压称为晶体管的直流偏置电压。 运放的偏置电压，偏置电流 运放是集成在一个芯片上的晶体管放大器, 偏置电流 bias current 就是第一级放大器输入晶体管的基极直流电流. 这个电流保证放大器工作在线性范围, 为放大器提供直流工作点. 因为运算放大器要求尽可能宽的共模输入电压范围, 而且都是直接耦合的, 不可能在芯片上集成提供偏置电流的电流源. 所以都设计成基极开路的, 由外电路提供电流. 因为第一级偏置电流的数值都很小, uA 到 nA 数量级, 所以一般运算电路的输入电阻和反馈电阻就可以提供这个电流了. 而运放的偏置电流值也限制了输入电阻和反馈电阻数值不可以过大, 使其在电阻上的压降与运算电压可比而影响了运算精度. 或者不能提供足够的偏置电流, 使放大器不能稳定的工作在线性范围. 如果设计要求一定要用大数值的反馈电阻和输入电阻, 可以考虑用 J-FET 输入的运放. 因为 J-FET 是电压控制器件, 其输入偏置电流参数是指输入 PN 结的反向漏电流, 数值应在 pA 数量级. 同样是电压控制的还有 MOSFET 器件, 可以提供更小的输入漏电流. 另外一个有关的运放参数是输入失调电流 offset current, 是指两个差分输入端偏置电流的误差, 在设计电路中也应考虑. 直流偏置电压是指晶体管放大电路中使晶体管处于放大状态时，基极-射极之间及集电极-基极之间应该设置的电压。 因为要使晶体管处于放大状态，其基极-射极之间的PN结应该正偏，集电极-基极之间的PN结应该反偏。因此，设置晶体管基射结正偏、集基结反偏，使晶体管工作在放大状态的电路，简称为偏置电路（可以理解为设置正反偏的电路）。而使晶体管工作在放大状态的关键是其基极电压，因此，基极电压又称为偏置电压。又由于使晶体管工作在放大状态的电压设置是由其没有信号时直流电源提供的。 因此，晶体管的直流偏置电压可以这么定义：晶体管未加信号时，其基极与发射极之间所加的直流电压称为晶体管的直流偏置电压。 p=ui=Cu(/dt),i=(dq/dt)=c*(/dt)中的d表示微分，/dt是表示电压u对时t的微分，可以理解为时间“ 微小”变化时，电压的“微小”的变化量。由于流过电容器的电流与其两端的电压有关。且电容器充放电时，其两端的电压是不断变化的。所以，流过电容器的电流等于单位时间（微小）内电容器两端累积的电荷q的变化量，表示为i=(dq/dt)。而且电容器两端累积的电荷q的变化量又反应了其两端的电压变化量：q=C。因此有：i=(dq/dt)=c*(/dt)。 这里用到的d是微分算子，在高等数学中有介绍。未学高等数学时可以不管它，理解为“微小的变化量”就可以了。

G. 请问二极管与门电路的原理

晶体二极管为一个由p型半导体和n型半导体形成的pn结，在其界面处两侧形成空间电荷层，并建有自建电场。

当不存在外加电压时，由于pn结两边载流子浓度差引起的扩散电流和自建电场引起的漂移电流相等而处于电平衡状态。当外界有正向电压偏置时，外界电场和自建电场的互相抑消作用使载流子的扩散电流增加引起了正向电流。

门电路几乎可以组成数字电路里面任何一种复杂的功能电路，包括类似于加法、乘法的运算电路，或者寄存器等具有存储功能的电路，以及各种自由的控制逻辑电路，都是由基本的门电路组合而成的。

(7)门电路正偏扩展阅读：

二极管的应用：

（1）电子用品中的应用

发光二极管在电子用品中一般用作屏背光源或作显示、照明应用。从大型的液晶电视、电脑显示屏到媒体播放器MP3、MP4以及手机等的显示屏都将发光二极管用作屏背光源。

（2）汽车以及大型机械中的应用

发光二极管在汽车以及大型机械中得到广泛应用。汽车以及大型机械设备中的方向灯、车内照明、机械设备仪表照明、大前灯、转向灯、刹车灯、尾灯等都运用了发光二极管。主要是因为发光二极管的响应快、使用寿命长（一般发光二极管的寿命比汽车以及大型机械寿命长）。

（3）煤矿中的应用

由于发光二极管较普通发光器件具有效率高、能耗小、寿命长、光度强等特点，因此矿工灯以及井下照明等设备使用了发光二极管。虽然还未完全普及，但在不久将得到普遍应用，发光二极管将在煤矿应用中取代普通发光器件。

H. 门电路详细解说与用途

第五节 CMOS逻辑门电路
http://www.fjtu.com.cn/fjnu/courseware/0321/course/_source/web/lesson/char2/j6.htm 看看把

CMOS逻辑门电路是在TTL电路问世之后 ，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件 。CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力则远优于TTL。此外，几乎所有的超大规模存储器件 ，以及PLD器件都采用CMOS艺制造，且费用较低。
早期生产的CMOS门电路为4000系列 ，随后发展为4000B系列。当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。下面首先讨论CMOS反相器，然后介绍其他CMO逻辑门电路。

MOS管结构图

MOS管主要参数：

1.开启电压VT
·开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压；
·标准的N沟道MOS管，VT约为3～6V；
·通过工艺上的改进，可以使MOS管的VT值降到2～3V。

2. 直流输入电阻RGS
·即在栅源极之间加的电压与栅极电流之比
·这一特性有时以流过栅极的栅流表示
·MOS管的RGS可以很容易地超过1010Ω。

3. 漏源击穿电压BVDS
·在VGS=0（增强型）的条件下 ，在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDS
·ID剧增的原因有下列两个方面：
（1）漏极附近耗尽层的雪崩击穿
（2）漏源极间的穿通击穿
·有些MOS管中，其沟道长度较短，不断增加VDS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后
，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的ID

4. 栅源击穿电压BVGS
·在增加栅源电压过程中，使栅极电流IG由零开始剧增时的VGS，称为栅源击穿电压BVGS。

5. 低频跨导gm
·在VDS为某一固定数值的条件下 ，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导
·gm反映了栅源电压对漏极电流的控制能力
·是表征MOS管放大能力的一个重要参数
·一般在十分之几至几mA/V的范围内

6. 导通电阻RON
·导通电阻RON说明了VDS对ID的影响 ，是漏极特性某一点切线的斜率的倒数
·在饱和区，ID几乎不随VDS改变，RON的数值很大 ，一般在几十千欧到几百千欧之间
·由于在数字电路中 ，MOS管导通时经常工作在VDS=0的状态下，所以这时的导通电阻RON可用原点的RON来近似
·对一般的MOS管而言，RON的数值在几百欧以内

7. 极间电容
·三个电极之间都存在着极间电容：栅源电容CGS 、栅漏电容CGD和漏源电容CDS
·CGS和CGD约为1～3pF
·CDS约在0.1～1pF之间

8. 低频噪声系数NF
·噪声是由管子内部载流子运动的不规则性所引起的
·由于它的存在，就使一个放大器即便在没有信号输人时，在输 出端也出现不规则的电压或电流变化
·噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝（dB）
·这个数值越小，代表管子所产生的噪声越小
·低频噪声系数是在低频范围内测出的噪声系数
·场效应管的噪声系数约为几个分贝，它比双极性三极管的要小

一、CMOS反相器

由本书模拟部分已知，MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。
下图表示CMOS反相器电路，由两只增强型MOSFET组成，其中一个为N沟道结构，另一个为P沟道结构。为了电路能正常工作，要求电源电压VDD大于两个管子的开启电压的绝对值之和，即
VDD＞(VTN＋|VTP|) 。

1.工作原理

首先考虑两种极限情况：当vI处于逻辑0时 ，相应的电压近似为0V；而当vI处于逻辑1时，相应的电压近似为VDD。假设在两种情况下N沟道管 TN为工作管P沟道管TP为负载管。但是，由于电路是互补对称的，这种假设可以是任意的，相反的情况亦将导致相同的结果。
下图分析了当vI=VDD时的工作情况。在TN的输出特性iD—vDS（vGSN＝VDD）(注意vDSN=vO)上 ，叠加一条负载线，它是负载管TP在 vSGP=0V时的输出特性iD－vSD。由于vSGP＜VT（VTN=|VTP|=VT），负载曲线几乎是一条与横轴重合的水平线。两条曲线的交点即工作点。显然，这时的输出电压vOL≈0V（典型值＜10mV ，而通过两管的电流接近于零。这就是说，电路的功耗很小（微瓦量级）

下图分析了另一种极限情况，此时对应于vI＝0V。此时工作管TN在vGSN＝0的情况下运用，其输出特性iD－vDS几乎与横轴重合 ，负载曲线是负载管TP在vsGP＝VDD时的输出特性iD－vDS。由图可知，工作点决定了VO＝VOH≈VDD；通过两器件的电流接近零值 。可见上述两种极限情况下的功耗都很低。

由此可知，基本CMOS反相器近似于一理想的逻辑单元，其输出电压接近于零或+VDD，而功耗几乎为零。

2.传输特性

下图为CMOS反相器的传输特性图。图中VDD=10V，VTN=|VTP|=VT=
2V。由于 VDD＞（VTN＋|VTP|），因此，当VDD-|VTP|>vI>VTN 时,TN和TP两管同时导通。考虑到电路是互补对称的，一器件可将另一器件视为它的漏极负载。还应注意到，器件在放大区（饱和区）呈现恒流特性，两器件之一可当作高阻值的负载。因此，在过渡区域，传输特性变化比较急剧。两管在VI=VDD/2处转换状态。

3.工作速度

CMOS反相器在电容负载情况下，它的开通时间与关闭时间是相等的，这是因为电路具有互补对称的性质。下图表示当vI=0V时 ，TN截止，TP导通，由VDD通过TP向负载电容CL充电的情况。由于CMOS反相器中，两管的gm值均设计得较大，其导通电阻较小，充电回路的时间常数较小。类似地，亦可分析电容CL的放电过程。CMOS反相器的平均传输延迟时间约为10ns。

二、CMOS门电路

1.与非门电路

下图是2输入端CMOS与非门电路，其中包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B全为高电平时，才会使两个串联的NMOS管都导通，使两个并联的PMOS管都截止，输出为低电平。

因此，这种电路具有与非的逻辑功能，即
n个输入端的与非门必须有n个NMOS管串联和n个PMOS管并联。

2.或非门电路

下图是2输入端CMOS或非门电路。其中包括两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管。

当输入端A、B中只要有一个为高电平时，就会使与它相连的NMOS管导通，与它相连的PMOS管截止，输出为低电平；仅当A、B全为低电平时，两个并联NMOS管都截止，两个串联的PMOS管都导通，输出为高电平。
因此，这种电路具有或非的逻辑功能，其逻辑表达式为

显然，n个输入端的或非门必须有n个NMOS管并联和n个PMOS管并联。
比较CMOS与非门和或非门可知，与非门的工作管是彼此串联的，其输出电压随管子个数的增加而增加；或非门则相反，工作管彼此并联，对输出电压不致有明显的影响。因而或非门用得较多。

3.异或门电路

上图为CMOS异或门电路。它由一级或非门和一级与或非门组成。或非门的输出。而与或非门的输出L即为输入A、B的异或

如在异或门的后面增加一级反相器就构成异或非门，由于具有的功能，因而称为同或门。异成门和同或门的逻辑符号如下图所示。

三、BiCMOS门电路

双极型CMOS或BiCMOS的特点在于，利用了双极型器件的速度快和MOSFET的功耗低两方面的优势，因而这种逻辑门电路受到用户的重视
。

1.BiCMOS反相器

上图表示基本的BiCMOS反相器电路，为了清楚起见，MOSFET用符号M表示BJT用T表示。T1和T2构成推拉式输出级。而Mp、MN、M1、M2所组成的输入级与基本的CMOS反相器很相似。输入信号vI同时作用于MP和MN的栅极。当vI为高电压时MN导通而MP截止；而当vI为低电压时,情况则相反，Mp导通，MN截止。当输出端接有同类BiCMOS门电路时，输出级能提供足够大的电流为电容性负载充电。同理，已充电的电容负载也能迅速地通过T2放电。
上述电路中T1和T2的基区存储电荷亦可通过M1和M2释放，以加快
电路的开关速度。当vI为高电压时M1导通，T1基区的存储电荷迅速消散。这种作用与TTL门电路的输入级中T1类似。同理 ，当vI为低电压时，电源电压VDD通过MP以激励M2使M2导通，显然T2基区的存储电荷通过M2而消散。可见，门电路的开关速度可得到改善。

2.BiCMOS门电路

根据前述的CMOS门电路的结构和工作原理，同样可以用BiCMOS技术实现或非门和与非门。如果要实现或非逻辑关系，输入信号用来驱动并联的N沟道MOSFET，而P沟道MOSFET则彼此串联。正如下图所示的
2输入端或非门。

当A和B均为低电平时，则两个MOSFET MPA和MPB均导通，T1导通而MNA和MNB均截止，输出L为高电平。与此同时，M1通过MPA和MpB被VDD所激励，从而为T2的基区存储电荷提供一条释放通路。
另一方面，当两输入端A和B中之一为高电平时 ，则MpA和MpB的通路被断开，并且MNA或MNB导通，将使输出端为低电平。同时，M1A或M1B为T1的基极存储电荷提供一条释放道路。因此 ，只要有一个输入端接高电平，输出即为低电平。

四、CMOS传输门

MOSFET的输出特性在原点附近呈线性对称关系，因而它们常用作模拟开关。模拟开关广泛地用于取样——保持电路、斩波电路、模数和数模转换电路等。下面着重介绍CMOS传输门。

所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成，如上图所示。TP和TN是结构对称的器件，它们的漏极和源极是可互换的。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V 。为使衬底与漏源极之间的PN结任何时刻都不致正偏 ，故TP的衬底接+5V电压，而TN的衬底接-5V电压 。两管的栅极由互补的信号电压（+5V和-5V）来控制，分别用C和表示。
传输门的工作情况如下：当C端接低电压-5V时TN的栅压即为-5V，vI取-5V到+5V范围内的任意值时，TN均不导通。同时,TP的栅压为+5V
，TP亦不导通。可见，当C端接低电压时，开关是断开的。
为使开关接通，可将C端接高电压+5V。此时TN的栅压为+5V ，vI在-5V到+3V的范围内，TN导通。同时TP的棚压为-5V ，vI在-3V到+5V的范围内TP将导通。
由上分析可知，当vI＜-3V时，仅有TN导通，而当vI＞+3V时，仅有TP导通当vI在-3V到+3V的范围内，TN和TP两管均导通。进一步分析
还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。
在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时，可以忽略不计。
CMOS传输门除了作为传输模拟信号的开关之外，也可作为各种逻辑电路的基本单元电路。