㈠ 谁能发个电脑主板的电路或讲解下电脑电路
一、电脑板的组成简介
游戏电脑板（或称节目板）尽管种类繁多，但其内部都是由中央处理器、图像处理器ppu、声音处理单元、i／o接口电路、程序、数据、存贮器ram／rom等部分组成。电脑板其实就是一种特殊用途的计算机。
中央处理器cpu在通电后清零复位就开始工格，它首先从只读存贮器rom中读出电脑板的特定程序，并按已因化的程序逐个调出其部分内容。此步在计算机中构成硬盘中内存的菜单显示，供使用者了解内存的资料菜单，还通过总线将数据和地址码送往ppu和声道处理单无，将数据码和地址码变成相关的图像信号和伴音信号。当操纵面板指令输入，通过i／o接品向cpu发出指令，使其按每个指令通过总线支持ram，ppu等系统，调出相关的图像和声音信息。
cpu的处理信息能力与电脑板内存贮单元的容量是相等配置的。存贮器存贮的内容多少与贮单元多少计算的。通常，称一个存贮单元存贮的内容为一个“字”，而一个包涵的二进制的位数称为“字长”。很明显，字长越多，其信息的精度越高，对游戏机来说图像的象素也越多，看起来越清晰。一般机型8位和16位，但光碟机的内存已达32位以上。
一个存贮器由千万贮单元组成。存贮单元的多少表示存贮的容量，通常以k单位（1k为210，即1024个存贮单元）。一般存贮器有128k、256k，但有的为4m以上（1m＝1000k）。对1m的存贮器来说，它具有1000＊1024个存贮单元。存贮器的指挥者中央处理器cpu与存贮器的配置相适应，有8位和16位之分。
二、街机常用cpu的简介为了组成不同的节目板，使用不同容量的存贮器和中央处理器。随着处理信息量的不同，大型游戏机有的使用一只cpu，有的使用两只cpu。单cpu电脑板，常用z80a、6502、8080等8位cpu。双cpu电脑板，常用8位的z80和16位的mc68000组成。
1．z80型cpu的各脚功能
z80的内部由以下部分组成：
其1－5脚为a11－a15地址总线，30－40脚为a0－a10地址总线。这16只构成三态输出16位地址总线。
第14、15、12、8、7、9、10、13依顺序构成d0－d7三态输入／输出数据总线。
第6时钟脉冲输入端（clk）。输入周期t为25us（即频率为4hmz）的时钟脉冲。
第11脚vcc，要求＋5v＋－o．25v，负载电流为9o－2ooma。
第16脚为“中断”指令输入端（ini）。当由i／o接口电路送入低电平指令时，在现行指令结束时cpu响中断。
第17脚不受冯前令控制的中断输入控制（nmi）。它与第16脚不同的是，无论内部触发器处理于何种状态，只要输入中断脉冲指令，在脉冲下降沿立即中断。cpu将中断前的内容予以存贮，一旦复位返回原程序。
第18脚暂控制端（halt）。由软件发出低电平指令cpu执行空操作指令，以等待再次接受操作指令。
第19脚三态输出的存贮器地址线保持端（mreq）。低电平有效。其输出地址总线上保持一个同或写入的地址码。
第2o脚三态输出端（iorq）。当cpu处中断状态时，此脚输出低电平，使地址总线低8位保持有i／o读或写有的效地址码。
第21脚三态读出设定端（rd），低电平在效。低电平使cpu从存贮器或i／o接口电路读出数据。此时如果第19脚也低电平，cpu则读出i／o接口数据。
第22脚写入低电平指令（wr）。该脚低电平，表示cpu数据总线有数据信息写入存贮器或i／o接口。
第23脚总线响就状态，低电平输出指令（busack）。此脚低电平，说明cpu地址总线、数据总线和三态控制总线可接受外部控制指令。
第24脚输入低电平为等待状态（wait）。对寻址的i／o或存贮器暂停数据传送，直到此脚高电平时过进行i／o或存贮器数据传送。其目的是与存贮器和i／o动作同步。
第25脚外部总线申请输入端（busreq），低电平有效。该脚低电平输入时，请求cpu在此指令下，当运行周期一结束立即处于预备总线输入状态。
第26脚低电平复位端（res），使cpu清零置初始状态。由外电路提供1oons的低电平脉冲。
第27脚操作码周期指示端（mi）。每取一操作码即相应输出一低电平周期指示。当此脚和第2o脚同时为低电平时，为中断响应周期。
第28脚刷新低电平输出端（rfsh）。当该脚输出低电平时和第19脚电平同时刷新动态存贮器。
第29脚接地端。
2．mc68ooo型cpu的各脚功能
mc68ooo为莫托洛拉公司生产的16位cpu。其中，第29－48脚眯地址总线a1－a2o三态输出端，第5o－52脚为a21－a23三态地址总线输出端。均为高电平有效，有直接对8m字节寻址。与第7、8脚配合，可对16m字节寻址。第5、4、3、2、1脚为do－d4三态输入／输出数据总线端，第64、63、62、61、6o、59、58、57、56、55、54脚为d5－d15三态输入／输出数据总线端，可按16位字节或高／低两种8位字节进行数据的双向传输。
以下按其余各脚顺序说明功能及动态有效电平：
第6脚三态输出地址总线端（as），输出低电平有效。
第7、8脚为高/低字节数选通三态电平输出端（udslds），输出低电平有效。与第9脚配合，表明当前数据总线d0-d15的有效位数。
第9脚读写三态电平批示输出端（r/w）。其高/低电平表示数据是读还是写。（第7、8、9脚电平与d0-d15的真值表见表1）。
第10脚数据交互传送回答输入电平端（dtack），低电平有效。数据读写传送完成时，存贮器向此脚返送低电平，使cpu结束本次读写周期，cou以此低电平将数据馈存。
第11脚总线开放低电平输出端（bg）。当此脚为低电平时，cpu向周边控制设备指示总线开放，可供其它主机使用。
第12脚低电平输入回答信号端（bgack）。当此脚为低昌平时表示系统中其主控系统已占用控制总线。
第13脚总线申请低电平输入端（br）。在多个闰主控制系统中，各主控制备通过此脚向cpu提出占用总线申请。cpu第11脚输出低电平为回答电平信号。
第14脚vcc,+5v +0.25v。
第15脚时钟信号输入端（clk）。mc68000尾辍型号表示不同的时钟频率，共有mc68000l4/l8/l10四种。其中，mc68000l4的时钟频率为4mhz，l6为6mhz依次类推。时钟频率越高，其运算速度越快。例如，第11脚总线开放低电平下降沿到总线开放时间，从l4-l10分别为120ns,100ns,80ns,70ns。
第16、53脚为接地端。
第17脚双向控制的轶i/o信号端（halt），低电平有效。当外部有低电平输入时，cpu在完成当前周期后轶，将所有数据输入端开放。如果cpu运行受阻也会停机，同时该脚输出低电平信号。
第18脚双向控制的复位脉冲双向控制的复位脉冲i/o电平（res），当输入低电平时cpu清零复位，同时cpu对外围系统进行复位，同时cpu对外围系统进行复位，与第17脚配合完成系统清零。
第19脚三态输出线指示有效存贮器地址（vma），低电平有效，表示地址总线上信息有效。
第20脚使能方波输出端（e）。其频率为cpu主频的1/10，用于外围系统芯片使能信号。
第21脚低电平输入端，指示外设地址码有效（vpa）。如果所涉及地址码属mc68000系列的cpu，则外部将低电平送入该脚。
第22脚取消当前的总线指令执行过程中受阻，外部系统向该脚发回低电平，引起总线命令受阻的情况有：（1）读写指令未得到外部系统执行。（2）“中断”过程中未读到中断电平。（3）在已设定的存贮系统中，无指令所要求读写内容。（4）操作中有失误。
第23、24、25脚ipl0、ipl1、ipl2中断请求指令输入端，低电平有效。当外设系统请求中断时，第25脚为最高位，第23脚为最低位，与24脚电平组合成8种状态。三脚都为低电平时为7级中断，都为高电平时为0级中断，当无中断请求时，三脚都为高电平。
第26、27、28脚（fc1、fc2、fc0）cpu功能指示三态输出电平，其组合电平指示cpu当前工作状态（见表2）。
3、6502型cpu的各脚功能第1、2脚为vss-5v。
第2脚等待低电平输入端（rdy）。为使cpu能支持慢速prom，在读出时延迟一命令周期。
第3脚内部时钟振荡脉冲输出1（￠1），频率为1.023mhz。
第4脚中断请求低电平输端（irq）；第5脚空；第6脚不可停止中断低电平输入端（nmi），低电平输入后，cpu执行当前指示后中断。
第7脚同步信号输出端（sync），此脚为高电平时表示操作在进行，同时有同步脉冲输出。
第8脚vcc，5v+/-0.25v，功耗0.7w。
第9-20脚（ab0-ab1）64k字节地址总线输出端；第22-25脚（ab12-ab15）64k字节地址总线输出端；第26-33脚（db7、db6、db5、db4、db3、db2、db1、db0）双向三态数据交互总线端；第34脚输入/输出读写电平指令（rw），高电平为读出，低电平为写入。
第35、36脚空；第37脚时钟脉冲输入端（￠0），由外路时钟脉冲发生器产生1.023mhz。
第38脚溢出标志设定输入端（so），下降沿触发。
第39脚内部时钟脉冲输出2（￠2），频率为1.023mhz。
第40脚复位脉冲输入端（res），高电平使cpu复位。
6502时钟脉冲为1mhz，6502a为2mhz，因此6502a的运算速度比6502快。
4、8080a型cpu的各脚功能
数据总线和地址总线的相关脚：
第10、9、8、7脚和3-6脚依为数据输入/输出总线的d0-d3、d4-d7的引出端。第25-27脚，29-35脚、1脚和40、39、38、37、36脚依次为a0-a2、a3-a9、a10、a11-a15地址码输出端，地址总线输出可支持64k字节存贮器的地址码或256个i/o系统地址。
第2脚接地端；第11脚vss-5v 正负0.5v，最大电流1ma。
第12脚复位端（res）。低电平有效，复位脉冲清零程序计数。
第13脚请示输入电平（hold）。此电平信号送到该脚后，cpu完成现行运行周期后，外部系统获得总线控制权，使cpu的地址总线和数据总线接受输入信息。
第14脚中断请示电平输入端（int）。当输入为高电平时，下一运行周期cpu暂停。如cpu处保持状态时或处于复位状态，将下接收中断请求。
第15脚时钟信号输入1（?2），其最高频率为2mhz。
第16脚中断应答电平输出端（inte）；第17脚数据总线开放指示输出电平（dbin）。向外设系统指示数据总线处于输入状态。
第18脚写入状态输出低电平信号（wr）。用来控制存贮器写入i/o接口电路数据。
第19脚同步信号输出端（）。向外设系统提供每外周期开始的同步脉冲。
第20脚vcc，+5v，正负0.25v，最大电流80ma。
第21脚保持状态输出电平（hlda）。说明cpu已响应第13脚的请求信号，数据总线和地址总线接收输入信号。
第22脚时钟信号输入1（?1），最高频率为2mhz。
第23脚外部系统准备完毕向cpu输入的提示高电平（ready）。当外部系统存贮器、i/o系统速度较慢时，cpu根据其输入电平选择输入等待或输入运算。
第24脚等待输出端（wait）。当cpu送出一地址码后，第23脚未输入高电平则进入竺状态，以便与外部系统配合。
第28脚vcc，+12v，正负0.6v，最大电流70ma。
㈡ 电脑主板电路原理图大全
主板上的重要芯片很多，包括芯片组、BIOS芯片、I/O控制芯片、集成声卡芯片和集成网卡芯片等等，下面我们就来分别进行介绍。
一、芯片组
芯片组（Chipset）是主板的核心芯片和北桥（North Bridge）芯片组成，以北桥芯片为核心。北桥芯片主要负责处理CPU、内存和显卡三者间的数据交流，南桥芯片则负责硬盘等在存储设备和PCI总线之间的数据流通。现在大部分主板都将南北桥芯片封装到一起而形成一个芯片了，提高了芯片的能力。这种芯片上端都是有散热片的。
二、BIOS芯片
BIOS芯片它是一块矩形的存储器，里面存有与该主板搭配的基本输入及输出系统程序，能够让主板识别各种硬件，还可以设置引导系统的设备和调整CPU外频等。BIOS芯片是可以写入的，还可以方便用户更新BIOS的版本。
三、I/O控制芯片
这个芯片主要实现硬件监控功能，能将硬件的健康状况、风扇的转速、CPU核心的电压等情况显示在BIOS信息里面。而方便用户检测。
四、集成声卡芯片
声卡芯片是集成了声音的主处理芯片和解码芯片，代替声卡处理电脑音频的作用。而得到电脑的声音信号输出。
五、集成网卡芯片
此芯片是整合了网络功能的主板集成的网卡芯片，不占用独立网卡需要占用的PCI插槽或USB接口，而能够实现良好的兼容性和稳定性，不容易出现独立网卡与主板兼容不好或者与其他设备资源冲突的问题。
以上介绍的这些芯片都是主板的重要芯片。希望大家有所了解。
㈢ 数字电路的结构是什么
数字电路分为两类，一类是组合逻辑电路，一类是时序逻辑电路；组合逻辑电路一专般由标准逻辑单元，属如与或非门组成；时序逻辑电路则由组合逻辑电路和记忆电路构成。需要注意的是，有的时序电路可以没有输入，也可以没有组合逻辑电路。一般而言，组合逻辑构成了电路的基本功能逻辑，时序逻辑决定了电路的速度和运行频率。