数字电路设计流程

㈠ 设计数字时钟电路原理图

这个电路图在电子系统设计（好像是第三版）这本书上有的，自己可以去查一下。
其实要是你能搞明白这个电路的所有功能，那你的数电还是OK的！

㈡ 电子线路设计的原则，步骤，方法（详细的）

就一般而言，电子电路的设计方法基本包括：总体方案的选择、单元电路的确定、元器件的选择和参数的计算。
一、总体方案的选择

根据设计的任务、要求和条件，采用具有一定功能的若干电源电路构成一个整体，以实现各项性能指标的过程。此过程的基本步骤是：提出方案、分析比较和做出选择，一般可用方框图表示方案的基本原理，必要时可画出具体的电路，因此应注意：

1、针对关系到电路全局的主要问题，多提一些不同方案，及并深入分析和比较，做出合理的选择。 2、各框图的构成应该考虑到实现的可能性，对关键的、没有绝对的方框中的电路有必要进行设计实验，以满足设计要求。

3、方框电路的选择，啊既然四要考虑数字电路，也要考虑模拟电路，应根据具体问题，提出不同方案充分论证，得到正确的结论。

4、选择最优设计方案，需要在分析论证和具体设计过程中不断改进和完善，才能达到"性能可靠，降低成本，减少功耗"的目的，有时可能出现一些反复。但应避免方案上的大反复，以避免浪费人力物力。

二、电源电路设计

在确定单元电路的过程中，首先明确对各单元的要求，拟订出主要单元电路的性能指标；其次是要注意各单元电路之间的相互配合和连接，不能增加电路的复杂性；最后再分别设计各电源电路的结构形式、元器件的选择和参数计算等。缺点各单元电路的步骤是：明确要求，选择电路的和计算参数，再次过程中应考虑以下两点。

1、可自行设计也可直接引用已成型的单元电路，但不能盲目照搬，必要时还要进行某些改动。

2、要明确各电源电路与总体电路的关系，独立单元电路有时可能从局部考虑更好，但从总局考虑，却不一定合理。因此，应注意从全局出发选择合适的元器件，组合最好的电路单元。

三、元器件的选择

从某种意义上讲，电子线路的设计，就是选择最合适的元器件，并不把它们最好的组合起来，因此，如何选择元器件，也是设计过程的重要一环。在元器件的选择过程中主要应考虑的问题是：

1、根据具体的要求所选择的方案中，需要什么样的元器件，每个元器件具有那些功能和什么样的性能指标。

2、一般应优先选择集成电路，因集成电路应用广泛能简化设计，并使得装配、调试和维修方便，同时还能减小电子设备的体积和降低成本,提高电子设备的可靠性。对集成电路应明确以下几点：

① 熟悉集成电路典型产品的型号、性能及价格等，以便选择合适的集成电路。

②在双列直插式、扁平式和单列直插式三种常见封装方式中应以便与装配、调试和维修原则选择。

③ 同一种功能的数字集成电路，可能有TTL产品，又有CMOS产品，业务还有ECL产品选择时应根据他们各自的特点、性能和设计电路要求的应用场合，灵活掌握。如CMOS器件功耗低，供电电源范围比TTL器件的要求宽。

四、元器件件参数的计算

在电子电路设计过程中，需要计算某些参数，以挑选元器件。具体的要求是：运用分析方法、弄清电路原理和用好计算公式。计算元器件参数时应注意：

1、 格元器件的额定电流、电压、频率和功耗等，应在允许的范围内；在规定的条件下能正常工作，并能使电路达到性能标要求，且留有适当余量。
2、 计算参数时，对于环境温度、电网电压等工作条件应按最不利的情况考虑。

对于晶体三极管的极限参数，如BVCEO一般迎接电源电压的1.5倍左右考虑。

在保证电路性能的前提条件下，应尽可能的降低成本、功耗、体积和减少元器件的品种等，并为装配、调试和维修创造便利条件。

㈢ 电路设计的设计流程

一般PCB基本设计流程如下：前期准备--PCB结构设计--PCB布局--布线--布线优化和丝印--网络和DRC检查和结构检查--制版。
第一：前期准备。这包括准备元件库和原理图。“工欲善其事，必先利其器”，要做出一块好的板子，除了要设计好原理之外，还要画得好。在进行PCB设计之前，首先要准备好原理图SCH的元件库和PCB的元件库。元件库可以用peotel自带的库，但一般情况下很难找到合适的，最好是自己根据所选器件的标准尺寸资料自己做元件库。原则上先做PCB的元件库，再做SCH的元件库。PCB的元件库要求较高，它直接影响板子的安装；SCH的元件库要求相对比较松，只要注意定义好管脚属性和与PCB元件的对应关系就行。PS：注意标准库中的隐藏管脚。之后就是原理图的设计，做好后就准备开始做PCB设计了。
第二：PCB结构设计。这一步根据已经确定的电路板尺寸和各项机械定位，在PCB设计环境下绘制PCB板面，并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。并充分考虑和确定布线区域和非布线区域（如螺丝孔周围多大范围属于非布线区域）。
第三：PCB布局。布局说白了就是在板子上放器件。这时如果前面讲到的准备工作都做好的话，就可以在原理图上生成网络表（Design--CreateNetlist），之后在PCB图上导入网络表（Design--LoadNets）。就看见器件哗啦啦的全堆上去了，各管脚之间还有飞线提示连接。然后就可以对器件布局了。一般布局按如下原则进行：
①．按电气性能合理分区，一般分为：数字电路区(即怕干扰、又产生干扰)、模拟电路区
(怕干扰)、功率驱动区（干扰源）；
②．完成同一功能的电路，应尽量靠近放置，并调整各元器件以保证连线最为简洁；同时，调整各功能块间的相对位置使功能块间的连线最简洁；
③．对于质量大的元器件应考虑安装位置和安装强度；发热元件应与温度敏感元件分开放置，必要时还应考虑热对流措施；
④．I/O驱动器件尽量靠近印刷板的边、靠近引出接插件；
⑤．时钟产生器（如：晶振或钟振）要尽量靠近用到该时钟的器件；
⑥．在每个集成电路的电源输入脚和地之间，需加一个去耦电容（一般采用高频性能好的独石电容）；电路板空间较密时，也可在几个集成电路周围加一个钽电容。
⑦．继电器线圈处要加放电二极管（1N4148即可）；
⑧．布局要求要均衡，疏密有序，不能头重脚轻或一头沉
——需要特别注意，在放置元器件时，一定要考虑元器件的实际尺寸大小（所占面积和高度）、元器件之间的相对位置，以保证电路板的电气性能和生产安装的可行性和便利性同时，应该在保证上面原则能够体现的
前提下，适当修改器件的摆放，使之整齐美观，如同样的器件要摆放整齐、方向一致，不能摆得“错落有致”。这个步骤关系到板子整体形象和下一步布线的难易程度，所以一点要花大力气去考虑。布局时，对不太肯定的地方可以先作初步布线，充分考虑。
第四：布线。布线是整个PCB设计中最重要的工序。这将直接影响着PCB板的性能好坏。在PCB的设计过程中，布线一般有这么三种境界的划分：首先是布通，这时PCB设计时的最基本的要求。如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。其次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后，认真调整布线，使其能达到最佳的电器性能。接着是美观。假如你的布线布通了，也没有什么影响电器性能的地方，但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电器性能怎么好，在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐划一，不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现，否则就是舍本逐末了。布线时主要按以下原则进行：
①．一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线>电源线>信号线，通常信号线宽为：0.2～0.3mm，最细宽度可达0.05～0.07mm，电源线一般为1.2～2.5mm。对数字电路的PCB可用宽的地导线组成一个回路,即构成一个地网来使用（模拟电路的地则不能这样使用）
②．预先对要求比较严格的线（如高频线）进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
③．振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零；
④．尽可能采用45o的折线布线，不可使用90o折线，以减小高频信号的辐射；（要求高的线还要用双弧线）
⑤．任何信号线都不要形成环路，如不可避免，环路应尽量小；信号线的过孔要尽量少；
⑥．关键的线尽量短而粗，并在两边加上保护地。
⑦．通过扁平电缆传送敏感信号和噪声场带信号时，要用“地线-信号-地线”的方式引出。
⑧．关键信号应预留测试点，以方便生产和维修检测用
⑨．原理图布线完成后，应对布线进行优化；同时，经初步网络检查和DRC检查无误后，对未布线区域进行地线填充，用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
——PCB布线工艺要求
①．线
一般情况下，信号线宽为0.3mm(12mil)，电源线宽为0.77mm(30mil)或1.27mm(50mil)；线与
线之间和线与焊盘之间的距离大于等于0.33mm(13mil)，实际应用中，条件允许时应考虑加大距离；布线密度较高时，可考虑（但不建议）采用IC脚间走两根线，线的宽度为0.254mm(10mil)，线间距不小于0.254mm(10mil)。
特殊情况下，当器件管脚较密，宽度较窄时，可按适当减小线宽和线间距。
②．焊盘（PAD）
焊盘（PAD）与过渡孔（VIA）的基本要求是：盘的直径比孔的直径要大于0.6mm；例如，通用插脚式电阻、电容和集成电路等，采用盘/孔尺寸1.6mm/0.8mm（63mil/32mil），插座、插针和二极管1N4007等，采用1.8mm/1.0mm（71mil/39mil）。实际应用中，应根据实际元件的尺寸来定，有条件时，可适当加大焊盘尺寸；PCB板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2～0.4mm左右。
③．过孔（VIA）
一般为1.27mm/0.7mm(50mil/28mil)；
当布线密度较高时，过孔尺寸可适当减小，但不宜过小，可考虑采用1.0mm/0.6mm(40mil/24mil)。
④．焊盘、线、过孔的间距要求
PADandVIA：≥0.3mm（12mil）
PADandPAD：≥0.3mm（12mil）
PADandTRACK：≥0.3mm（12mil）
TRACKandTRACK：≥0.3mm（12mil）
密度较高时：
PADandVIA：≥0.254mm（10mil）
PADandPAD：≥0.254mm（10mil）
PADandTRACK：≥0.254mm（10mil）
TRACKandTRACK：≥0.254mm（10mil）
第五：布线优化和丝印。“没有最好的，只有更好的”！不管你怎么挖空心思的去设计，等你画完之后，再去看一看，还是会觉得很多地方可以修改的。一般设计的经验是：优化布线的时间是初次布线的时间的两倍。感觉没什么地方需要修改之后，就可以铺铜了（Place->polygonPlane）。铺铜一般铺地线（注意模拟地和数字地的分离），多层板时还可能需要铺电源。时对于丝印，要注意不能被器件挡住或被过孔和焊盘去掉。同时，设计时正视元件面，底层的字应做镜像处理，以免混淆层面。
第六：网络和DRC检查和结构检查。首先，在确定电路原理图设计无误的前提下，将所生成的PCB网络文件与原理图网络文件进行物理连接关系的网络检查（NETCHECK），并根据输出文件结果及时对设计进行修正，以保证布线连接关系的正确性；网络检查正确通过后，对PCB设计进行DRC检查，并根据输出文件结果及时对设计进行修正，以保证PCB布线的电气性能。最后需进一步对PCB的机械安装结构进行检查和确认。
第七：制版。在此之前，最好还要有一个审核的过程。
PCB设计是一个考心思的工作，谁的心思密，经验高，设计出来的板子就好。所以设计时要极其细心，充分考虑各方面的因数（比如说便于维修和检查这一项很多人就不去考虑），精益求精，就一定能设计出一个好板子。

㈣ 完整的数字集成电路芯片设计及生产流程

一颗集成电路芯片的生命历程就是点沙成金的过程：芯片公司设计芯片——芯片代工厂生产芯片——封测厂进行封装测试——整机商采购芯片用于整机生产。

㈤ 数字电路数字钟设计

根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。

1. 秒脉冲发生器

脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出.

2. 计数译码显示

秒、分、时、日分别为60、60、24、7进制计数器、秒、分均为60进制，即显示00～59，它们的个位为十进制，十位为六进制。时为二十四进制计数器，显示为00～23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。

周为七进制数，按人们一般的概念一周的显示日期“日、1、2、3、4、5、6”，所以我们设计这个七进制计数器，应根据译码显示器的状态表来进行，如表1.1所示。

按表1.1状态表不难设计出“日”计数器的电路（日用数字8代替）。

所有计数器的译码显示均采用BCD—七段译码器，显示器采用共阴或共阳的显示器。

Q4 Q3 Q2 Q1
显示

1 0 0 0
日

0 0 0 1
1

0 0 1 0
2

0 0 1 1
3

0 1 0 0
4

0 1 0 1
5

0 1 1 0
6

表1.1 状态表

3. 校时电路

在刚刚开机接通电源时，由于日、时、分、秒为任意值，所以，需要进行调整。

置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。

4. 整点报时电路

当时计数器在每次计到整点前六秒时，需要报时，这可用译码电路来解决。即

当分为59时，则秒在计数计到54时，输出一延时高电平去打开低音与门，使报时声按500Hz频率呜叫5声，直至秒计数器计到58时，结束这高电平脉冲；当秒计数到59时，则去驱动高音1KHz频率输出而鸣叫1声。

五、参考电路

数字电子钟逻辑电路参考图如图1.3所示。

参考电路简要说明

1. 秒脉冲电路

由晶振32768Hz经14分频器分频为2Hz，再经一次分频，即得1Hz标准秒脉冲，供时钟计数器用。

2. 单次脉冲、连续脉冲

这主要是供手动校时用。若开关K1打在单次端，要调整日、时、分、秒即可按单次脉冲进行校正。如K1在单次，K2在手动，则此时按动单次脉冲键，使周计数器从星期1到星期日计数。若开关K1处于连续端，则校正时，不需要按动单次脉冲，即可进行校正。单次、连续脉冲均由门电路构成。

3. 秒、分、时、日计数器

这一部分电路均使用中规模集成电路74LS161实现秒、分、时的计数，其中秒、分为六十进制，时为二十四进制。从图3中可以发现秒、分两组计数器完全相同。当计数到59时，再来一个脉冲变成00，然后再重新开始计数。图中利用“异步清零”反馈到/CR端，而实现个位十进制，十位六进制的功能。

时计数器为二十四进制，当开始计数时，个位按十进制计数，当计到23时，这时再来一个脉冲，应该回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，时计数器清零，图中采用了十位的“2”和个位的“4”相与非后再清零。

对于日计数器电路，它是由四个D触发器组成的（也可以用JK触发器），其逻辑功能满足了表1，即当计数器计到6后，再来一个脉冲，用7的瞬态将Q4、Q3、Q2、Q1置数，即为“1000”，从而显示“日”（8）。

4．译码、显示

译码、显示很简单，采用共阴极LED数码管LC5011-11和译码器74LS248，当然也可用共阳数码管和译码器。

1. 整点报时

当计数到整点的前6秒钟，此时应该准备报时。图3中，当分计到59分时，

将分触发器QH置1，而等到秒计数到54秒时，将秒触发器QL置1，然后通过QL与QH相与后再和1s标准秒信号相与而去控制低音喇叭呜叫，直至59秒时，产生一个复位信号，使QL清0，停止低音呜叫，同时59秒信号的反相又和QH相与后去控制高音喇叭呜叫。当计到分、秒从59：59—00：00时，呜叫结束，完成整点报时。

2. 呜叫电路

呜叫电路由高、低两种频率通过或门去驱动一个三极管，带动喇叭呜叫。1KHz

和500Hz从晶振分频器近似获得。如图中CD4060分频器的输出端Q5和Q6。Q5输出频率为1024Hz，Q6输出频率为512Hz。