简单逻辑电路图

① 时序逻辑电路有哪些

时序逻辑电路有以下3种：

1、时序逻辑电路的设计（一）

下图的时序逻辑电路是：设计一个串行数据检测器，对它的要求是：连续输入3个或3个以上的1时输出为1，其他输入情况下输出为0。

(1)简单逻辑电路图扩展阅读：

时序逻辑电路的特点：

1、功能特点：电路在某采样周期内的稳态输出Y（n），不仅取决于该采样周期内的“即刻输入X（n）”，而且还与电路原来的状态Q（n）有关。（通常Q（n）记录了以前若干周期内的输入情况）

2、结构特点：除含有组合电路外，时序电路必须含有存储信息的有记忆能力的电路：触发器、寄存器、计数器等。

3、信号衰减和畸变：长的并行总线和控制线可能会发生交互串扰和传输线故障，表现为相邻的信号线出现尖峰脉冲(交互串扰)，或驱动线上形成减幅振荡(相当于逻辑电平的多次转换)，从而可能加入错误数据或控制信号。发生信号衰减的可能原因比较多，常见的有高湿度环境、长的传输线、高速率转换等。而大的电子干扰源会产生电磁干扰(EMI)，导致信号畸变，引起电路的功能紊乱。

② 数电：基本逻辑运算的电路

与门：二极管导通电压0.7V，二极管右边电压完全取决于上拉电阻R，R取千欧级别完全可以使电流在毫安级别，不妨设F这个点位为3V（2.9，2.8，3.1都行），当A=0，B=1，二极管导通，导通后的电路如图1.F的电压就是二极管的电压大约0.7V，在数电中就算是低电压了，可以直接写0V。B=0和AB都=0同理。

当A和B都=1，二极管没导通，内阻很大，可以直接当作断路。如图2，按照串联电路的分压原理，是不是F几乎占了全部的12V？所以就是高电平。。这样是不是与门就实现了？

或门：A，B都是0v没导通，没电流。。F就是0V不解释。当A=高电平时，3V立即导通二极管，如图3，F=3-0.7=2.4V算作高电平。B和AB都高就不讨论了。

非门：看到输入A有3V就可以知道这个三极管不可能工作在放大状态，不是截至就是饱和。（放大状态的条件：Uce＞Ube，Uce在放大条件下约0.7-1.2V，而Ube相当小，Ibe都是毫安级别了，能大嘛）这里的Ube很大，3V，一旦导通绝对三极管就是饱和状态了。

当A=3V，Uce=0.4V（这里的Uce是饱和状态下的电压，和放大状态下的Uce不一样）可以理解为图4，是不是就是低电平？

当A=0V，不通，三极管看作很大很大的电阻，如图5.按照分压原理，占据了几乎全部的电压，是高电平，实现非门。

图网络不让我传。你给个邮箱。

③ 数字逻辑电路，求电路图！！用74LS192设计6进制减法计数器，外部反馈置数法

一、分析与方案选择 

（一）首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。

（二）通过分析74LS192和40192的特点，发现可以使用清零法来设计一个4进制计数器，而7进制则不能直接通过置数或者清零获得。因此我选择采用置数法将74LS192或40192设计的从0到7的8进制计数器改装为从1到7的计数器，然后再通过一个减法器使从1到7的计数器变为从0到6的7进制计数器。而减法器可以使用集成加法器和四个异或门来实现。 

二、主要元器件介绍  在本课程设计中，主要用到了74LS192计数器、7447译码器、74LS00与非门、7408与门、74LS136异或门、74283加法器、七段数码显示器和一个单刀双掷开关等元器件。 

（一）十进制同步可逆计数器74LS192 功能如下： 

1、 异步清零。74LS192的输入端异步清零信号CR，高电平有效。仅当CR=1时，计数器输出清零，与其他控制状态无关。 

2、步置数控制。LD非为异步置数控制端，低电平有效。当CR=0,LD非=0时，D1D2D3D4被置数,不受CP控制。 

3、 加法计数器，当CR和LD非均无有效输入时，即当CR=0、LD非=1,而减数计数器输入端CPd为高电平，计数脉冲从加法计数端CPu输入时，进行加法计数；当CPd和CPu条件互换时，则进行减法计数。 

4、保持。当CR=0、LD非=1（无有效输入），且当CRd=CPu=1时，计数器处于保持状态。 

5、进行加计数，并在Q3、Q0均为1、CPu=0时，即在计数状态为1001时，给出一进位信号。进行减计数，当Q3Q2Q1Q0=0000，且CPd=0时，BO非给出一错位信号。这就是十进制的技术规律。 

在设计过程中，我主要利用74LS192的计数功能，通过置数法和清零法将其改造为一个4进制计数器和一个7进制计数器。

五、总结

1、在电路仿真时候，觉得原理图是正确的，但运行不出想要的结果，把74LS192换成了同样是计数器的74LS161,结果可以实现4、7进制的转换，知道是这个芯片本身特点，要根据它自身的性质来修改原理图；

2、还有，接地的标号中要把Net选项选为GND，不然在PCB制作中将没有接地这一个选项出现；

3、在PCB板制作时，要对元器件不断调整位置来使排版最佳。

④ 画出全加器逻辑图并给出进位公式

二进制全加器

用于门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。提供与非门的是74LS86，有4个与非门。

加法器由一个加法位和一个进位位组成。 进位位可以通过与门实现。 加法位需要通过或门和与非门组建的异或门（需要与门将两个逻辑门连接）实现。

将加法位和进位位连接，实现加法位输出和进位位输出。 通过以上几步就已近组建好了一个半加器。 将两个半加器和一个或门连接就组建成了一个全加器（二进制加法器）。

若想实现更多位数需要将跟多的全加器连接，一个全加器是二位，八个全加器连接就是八位，同样n个相连就是n位。

参考资料来源：网络-全加器