电路板适应

1. 什么是PCB电路板，PCBA电路板，两者的怎么区别

PCB板是指仅仅是制作出来需要SMT的光板，没有零件的的

PCBA指的是PCB经过SMT之后的有电子元器件，有零件在PCB板上，有功能的电路板，我们常见的电路板都是PCBA，PCB板只有在厂家原始加工过程中才能见到，下图就是PCBA板

2. 电路板的布线要求是什么

PCB布线
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。 并试着重新再布线，以改进总体效果。
对目前高密度的PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中的真谛。
1 电源、地线的处理
既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作以表述：
（1）、众所周知的是在电源、地线之间加上去耦电容。
（2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm
对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)
（3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
2 数字电路与模拟电路的共地处理
现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。
数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。
3 信号线布在电（地）层上
在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。
4 大面积导体中连接腿的处理
在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。
5 布线中网络系统的作用
在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。
标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。
6 设计规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：
（1）、线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。
（2）、电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。
（3）、对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。
（4）、模拟电路和数字电路部分，是否有各自独立的地线。
（5）后加在PCB中的图形（如图标、注标）是否会造成信号短路。
（6）对一些不理想的线形进行修改。
（7）、在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。
（8）、多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。
第二篇 PCB布局
在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是PCB设计成功的第一步。
布局的方式分两种，一种是交互式布局，另一种是自动布局，一般是在自动布局的基础上用交互式布局进行调整，在布局时还可根据走线的情况对门电路进行再分配，将两个门电路进行交换，使其成为便于布线的最佳布局。在布局完成后，还可对设计文件及有关信息进行返回标注于原理图，使得PCB板中的有关信息与原理图相一致，以便在今后的建档、更改设计能同步起来, 同时对模拟的有关信息进行更新，使得能对电路的电气性能及功能进行板级验证。
--考虑整体美观
一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成功的。
在一个PCB板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉。
--布局的检查
印制板尺寸是否与加工图纸尺寸相符？能否符合PCB制造工艺要求？有无定位标记？
元件在二维、三维空间上有无冲突？
元件布局是否疏密有序，排列整齐？是否全部布完？
需经常更换的元件能否方便的更换？插件板插入设备是否方便？
热敏元件与发热元件之间是否有适当的距离？
调整可调元件是否方便？
在需要散热的地方，装了散热器没有？空气流是否通畅？
信号流程是否顺畅且互连最短？
插头、插座等与机械设计是否矛盾？
线路的干扰问题是否有所考虑？
第三篇 高速PCB设计
（一）、电子系统设计所面临的挑战
随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。目前约50% 的设计的时钟频率超过50MHz，将近20% 的设计主频超过120MHz。
当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。
（二）、什么是高速电路
通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说1／3），就称为高速电路。
实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。
信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。
（三）、高速信号的确定
上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于1/2驱动端的信号上升时间？ 一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在PCB设计中由实际布线长度决定。下图为信号上升时间和允许的布线长度(延时)的对应关系。
PCB 板上每单位英寸的延时为 0.167ns.。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。通常高速逻辑器件的信号上升时间大约为0.2ns。如果板上有GaAs芯片，则最大布线长度为7.62mm。
设Tr 为信号上升时间， Tpd 为信号线传播延时。如果Tr≥4Tpd，信号落在安全区域。如果2Tpd≥Tr≥4Tpd，信号落在不确定区域。如果Tr≤2Tpd，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。
（四）、什么是传输线
PCB板上的走线可等效为下图所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值0.25-0.55 ohms/foot，因为绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的PCB连线中之后，连线上的最终阻抗称为特征阻抗Zo。线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。
（五）、传输线效应
基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。
• 反射信号Reflected signals
• 延时和时序错误Delay & Timing errors
• 多次跨越逻辑电平门限错误False Switching
• 过冲与下冲Overshoot/Undershoot
• 串扰Inced Noise (or crosstalk)
• 电磁辐射EMI radiation
5.1 反射信号
如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。
反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。
5.2 延时和时序错误
信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。
通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。
5.3 多次跨越逻辑电平门限错误
信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。
5.4 过冲与下冲
过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。
5.5 串扰
串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。
信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。
5.6 电磁辐射
EMI(Electro-Magnetic Interference)即电磁干扰，产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。EMI表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行 EMI仿真的软件工具，但EMI仿真器都很昂贵，仿真参数和边界条件设置又很困难，这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制EMI的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制。
（六）、避免传输线效应的方法
针对上述传输线问题所引入的影响，我们从以下几方面谈谈控制这些影响的方法。
6.1 严格控制关键网线的走线长度
如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。
6.2 合理规划走线的拓扑结构
解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)分布。
对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易100%布通。实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：Stub Delay <= Trt *0.1.
例如，高速TTL电路中的分支端长度应小于1.5英寸。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的。
星形拓扑结构可以有效的避免时钟信号的不同步问题，但在密度很高的PCB板上手工完成布线十分困难。采用自动布线器是完成星型布线的最好的方法。每条分支上都需要终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算，也可通过CAD工具计算出特征阻抗值和终端匹配电阻值。
在上面的两个例子中使用了简单的终端电阻，实际中可选择使用更复杂的匹配终端。第一种选择是RC匹配终端。RC匹配终端可以减少功率消耗，但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理。其缺点是RC匹配终端中的电容可能影响信号的形状和传播速度。
串联电阻匹配终端不会产生额外的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。 串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。
最后一种方式为分离匹配终端，这种方式匹配元件需要放置在接收端附近。其优点是不会拉低信号，并且可以很好的避免噪声。典型的用于TTL输入信号(ACT, HCT, FAST)。
此外，对于终端匹配电阻的封装型式和安装型式也必须考虑。通常SMD表面贴装电阻比通孔元件具有较低的电感，所以SMD封装元件成为首选。如果选择普通直插电阻也有两种安装方式可选：垂直方式和水平方式。
垂直安装方式中电阻的一条安装管脚很短，可以减少电阻和电路板间的热阻，使电阻的热量更加容易散发到空气中。但较长的垂直安装会增加电阻的电感。水平安装方式因安装较低有更低的电感。但过热的电阻会出现漂移，在最坏的情况下电阻成为开路，造成PCB走线终结匹配失效，成为潜在的失败因素。
6.3 抑止电磁干扰的方法
很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMC)。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用"表面积层"技术"Build-up"设计制做PCB来实现。表面积层通过在普通工艺 PCB 上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现 ，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低 PCB的体积。PCB 面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。
6.4 其它可采用技术
为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。
当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。
任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。
如果没有电源层，那么长的电源连线会在信号和回路间形成环路，成为辐射源和易感应电路。
走线构成一个不穿过同一网线或其它走线的环路的情况称为开环。如果环路穿过同一网线其它走线则构成闭环。两种情况都会形成天线效应(线天线和环形天线)。天线对外产生EMI辐射，同时自身也是敏感电路。闭环是一个必须考虑的问题，因为它产生的辐射与闭环面积近似成正比。
结束语
高速电路设计是一个非常复杂的设计过程，ZUKEN公司的高速电路布线算法(Route Editor)和EMC/EMI分析软件(INCASES,Hot-Stage)应用于分析和发现问题。本文所阐述的方法就是专门针对解决这些高速电路设计问题的。此外，在进行高速电路设计时有多个因素需要加以考虑，这些因素有时互相对立。如高速器件布局时位置靠近，虽可以减少延时，但可能产生串扰和显著的热效应。因此在设计中，需权衡各因素，做出全面的折衷考虑；既满足设计要求，又降低设计复杂度。高速PCB设计手段的采用构成了设计过程的可控性，只有可控的，才是可靠的，也才能是成功的！

3. 什么叫PCB电路板

PCB（Printed Circuit Board），中文名称为印制电路板，又称印刷电路板、印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的提供者。由于它是采用电子印刷术制作的，故被称为“印刷”电路板。

4. pcb鍩烘湰甯歌瘑

1.鐢佃矾鏉垮熀纭鐭ヨ瘑鏈夊摢浜
鐢佃矾鏉挎娴嬩慨鐞嗙紪杈戜竴銆

甯︾▼搴忕殑鑺鐗1銆侲PROM鑺鐗囦竴鑸涓嶅疁鎹熷潖銆

鍥犺繖绉嶈姱鐗囬渶瑕佺传澶栧厜鎵嶈兘鎿﹂櫎鎺夌▼搴忥紝鏁呭湪娴嬭瘯涓涓嶄細鎹熷潖绋媤ifi鏄惧井闀滆繘琛岀數璺鏉挎娴嬪簭銆備絾鏈夎祫鏂欎粙缁嶏細鍥犲埗浣滆姱鐗囩殑鏉愭枡鎵鑷达紝闅忕潃鏃堕棿鐨勬帹绉伙紙骞村ご闀夸簡锛夛紝鍗充究涓嶇敤涔熸湁鍙鑳芥崯鍧忥紙涓昏佹寚绋嬪簭锛夈

鎵浠ヨ佸敖鍙鑳界粰浠ュ囦唤銆2銆

EEPROM,SPROM绛変互鍙婂甫鐢垫睜鐨凴AM鑺鐗囷紝鍧囨瀬鏄撶牬鍧忕▼搴忋傝繖绫昏姱鐗囨槸鍚﹀湪浣跨敤娴嬭瘯浠杩涜孷I鏇茬嚎鎵鎻忓悗锛屾槸鍚﹀氨鐮村潖浜嗙▼搴忥紝杩樻湭鏈夊畾璁恒

灏界″傛わ紝鍚屼粊浠鍦ㄩ亣鍒拌繖绉嶆儏鍐垫椂锛岃繕鏄灏忓績涓哄欍傜瑪鑰呮浘缁忓仛杩囧氭¤瘯楠岋紝鍙鑳藉ぇ鐨勫師鍥犳槸锛氭淇宸ュ叿锛堝傛祴璇曚华锛岀數鐑欓搧绛夛級鐨勫栧３婕忕數鎵鑷淬

3銆傚逛簬鐢佃矾鏉夸笂甯︽湁鐢垫睜鐨勮姱鐗囦笉瑕佽交鏄撳皢鍏朵粠鏉夸笂鎷嗕笅鏉ャ

浜屻傚嶄綅鐢佃矾1銆

寰呬慨鐢佃矾鏉夸笂鏈夊ぇ瑙勬ā闆嗘垚鐢佃矾鏃讹紝搴旀敞鎰忓嶄綅闂棰樸2銆

鍦ㄦ祴璇曞墠鏈濂借呭洖璁惧囦笂锛屽弽澶嶅紑锛屽叧鏈哄櫒璇曚竴璇曘備互鍙婂氭寜鍑犳″嶄綅閿銆

涓夈傚姛鑳戒笌鍙傛暟娴嬭瘯1銆

娴嬭瘯浠瀵瑰櫒浠剁殑妫娴嬶紝浠呰兘鍙嶅簲鍑烘埅姝㈠尯锛屾斁澶у尯鍜岄ケ鍜屽尯銆 浣嗕笉鑳芥祴鍑哄伐浣滈戠巼鐨勯珮浣庡拰閫熷害鐨勫揩鎱㈢瓑鍏蜂究鎼烘樉寰闀滆繘琛岀數璺鏉挎娴嬩綋鏁板肩瓑銆

2銆傚悓鐞嗗筎TL鏁板瓧鑺鐗囪岃█锛屼篃鍙鑳界煡閬撴湁楂樹綆鐢靛钩鐨勮緭鍑哄彉鍖栥

鑰屾棤娉曟煡鍑哄畠鐨勪笂鍗囦笌涓嬮檷娌跨殑閫熷害銆傚洓銆

鏅朵綋鎸鑽″櫒1銆傞氬父鍙鑳界敤绀烘尝鍣锛堟櫠鎸闇鍔犵數锛夋垨棰戠巼璁℃祴璇曪紝涓囩敤琛ㄧ瓑鏃犳硶娴嬮噺锛屽惁鍒欏彧鑳介噰鐢ㄤ唬鎹㈡硶浜嗐

2銆傛櫠鎸甯歌佹晠闅滄湁锛歛銆

鍐呴儴婕忕數锛宐銆傚唴閮ㄥ紑璺痗銆

鍙樿川棰戝亸d銆傚栧洿鐩歌繛鐢靛规紡鐢点

杩欓噷婕忕數鐜拌薄锛岀敤娴嬭瘯浠鐨刅I鏇茬嚎搴旇兘娴嬪嚭銆3銆

鏁存澘娴嬭瘯鏃跺彲閲囩敤涓ょ嶅垽鏂鏂规硶锛歛銆傛祴璇曟椂鏅舵尟闄勮繎鏃㈠懆鍥寸殑鏈夊叧鑺鐗囦笉閫氳繃銆

b銆傞櫎鏅舵尟澶栨病鎵惧埌鍏跺畠鏁呴殰鐐广

4銆傛櫠鎸甯歌佹湁2绉嶏細a銆

涓よ剼銆俠銆

鍥涜剼锛屽叾涓绗2鑴氭槸鍔犵數婧愮殑锛屾敞鎰忎笉鍙闅忔剰鐭璺銆備簲銆

鏁呴殰鐜拌薄鐨勫垎甯冧究鎼哄紡鏄惧井闀滄娴嬬數璺鏉1銆傜數璺鏉挎晠闅滈儴浣嶇殑涓嶅畬鍏ㄧ粺璁★細1锛夎姱鐗囨崯鍧30%,2锛夊垎绔嬪厓浠舵崯鍧30%,3锛夎繛绾匡紙PCB鏉挎暦閾滅嚎锛夋柇瑁30%,4锛夌▼搴忕牬鍧忔垨涓㈠け10%锛堟湁涓婂崌瓒嬪娍锛夈

2銆傜敱涓婂彲鐭ワ紝褰撳緟淇鐢佃矾鏉垮嚭鐜拌仈绾垮拰绋嬪簭鏈夐棶棰樻椂锛屽張娌℃湁濂芥澘瀛愶紝鏃涓嶇啛鎮夊畠鐨勮繛绾匡紝鎵句笉鍒板師绋嬪簭銆

姝ゆ澘淇濂界殑鍙鑳芥у氨涓嶅ぇ浜嗐傜數璺鏉垮吋瀹硅捐＄紪杈戠數纾佸吋瀹规ф槸鎸囩數瀛愯惧囧湪鍚勭嶇數纾佺幆澧冧腑浠嶈兘澶熷崗璋冦佹湁鏁堝湴杩涜屽伐浣滅殑鑳藉姏銆
2.浠涔堟槸PCB鏉
浠涔堟槸PCB鏉匡紵 寰堝氫汉閮藉惉璇磋繃"PCB"杩欎釜鑻辨枃缂╁啓鍚嶇О銆

浣嗘槸瀹冨埌搴曚唬琛ㄤ粈涔堝惈涔夊憿锛熷叾瀹炲緢绠鍗曪紝灏辨槸鍗板埛鐢佃矾鏉匡紙Printed circuit board,PCB锛夈傚畠鍑犱箮浼氬嚭鐜板湪姣忎竴绉嶇數瀛愯惧囧綋涓銆

濡傛灉鍦ㄦ煇鏍疯惧囦腑鏈夌數瀛愰浂浠讹紝瀹冧滑閮芥槸闀跺湪澶у皬鍚勫紓鐨凱CB涓婄殑銆 闄や簡鍥哄畾鍚勭嶅皬闆朵欢澶栵紝PCB鐨勪富瑕佸姛鑳芥槸鎻愪緵涓婂ご鍚勯」闆朵欢鐨勭浉浜掔數姘旇繛鎺ャ

闅忕潃鐢靛瓙璁惧囪秺鏉ヨ秺澶嶆潅锛岄渶瑕佺殑闆朵欢鑷鐒惰秺鏉ヨ秺澶氾紝PCB涓婂ご鐨勭嚎璺涓庨浂浠朵篃瓒婃潵瓒婂瘑闆嗕簡銆傝８鏉匡紙涓婂ご娌℃湁闆朵欢锛変篃甯歌绉颁负"鍗板埛绾胯矾鏉縋rinted Wiring Board(PWB)"銆

鏉垮瓙鏈韬鐨勫熀鏉挎槸鐢辩粷缂橀殧鐑銆佸苟涓嶆槗寮鏇茬殑鏉愯川鎵鍒朵綔鎴愩傚湪琛ㄩ潰鍙浠ョ湅鍒扮殑缁嗗皬绾胯矾鏉愭枡鏄閾滅當锛屽師鏈閾滅當鏄瑕嗙洊鍦ㄦ暣涓鏉垮瓙涓婄殑锛岃屽湪鍒堕犺繃绋嬩腑閮ㄤ唤琚铓鍒诲勭悊鎺夛紝鐣欎笅鏉ョ殑閮ㄤ唤灏卞彉鎴愮綉鐘剁殑缁嗗皬绾胯矾浜嗐

杩欎簺绾胯矾琚绉颁綔瀵肩嚎锛坈onctor pattern锛夋垨绉板竷绾匡紝骞剁敤鏉ユ彁渚汸CB涓婇浂浠剁殑鐢佃矾杩炴帴銆 閫氬父PCB鐨勯滆壊閮芥槸缁胯壊鎴栨槸妫曡壊锛岃繖鏄闃荤剨婕嗭紙solder mask锛夌殑棰滆壊銆

鏄缁濈紭鐨勯槻鎶ゅ眰锛屽彲浠ヤ繚鎶ら摐绾匡紝涔熷彲浠ラ槻姝㈤浂浠惰鐒婂埌涓嶆ｇ‘鐨勫湴鏂广傚湪闃荤剨灞備笂杩樹細鍗板埛涓婁竴灞備笣缃戝嵃鍒烽潰锛坰ilk screen锛夈

閫氬父鍦ㄨ繖涓婇潰浼氬嵃涓婃枃瀛椾笌绗﹀彿锛堝ぇ澶氭槸鐧借壊鐨勶級锛屼互鏍囩ず鍑哄悇闆朵欢鍦ㄦ澘瀛愪笂鐨勪綅缃銆 涓濈綉鍗板埛闈涔熻绉颁綔鍥炬爣闈锛坙egend锛夈
3.pcb鎸囩殑鏄浠涔
PCB鏄疨rinted Circuit Board 鍗板埛鐢佃矾鏉 鍗板埗鐢佃矾鏉匡紙PCB锛夋槸鐢靛瓙浜у搧涓鐢佃矾鍏冧欢鍜屽櫒浠剁殑鏀鎾戜欢銆

瀹冩彁渚涚數璺鍏冧欢鍜屽櫒浠朵箣闂寸殑鐢垫皵杩炴帴銆傞殢鐫鐢靛瓙鎶鏈鐨勯為熷彂灞曪紝PCB鐨勫瘑搴﹁秺鏉ヨ秺楂樸

PCB璁捐＄殑濂藉潖瀵规姉骞叉壈鑳藉姏褰卞搷寰堝ぇ銆 瀹炶返璇佹槑锛屽嵆浣跨數璺鍘熺悊鍥捐捐℃ｇ‘锛屽嵃鍒剁數璺鏉胯捐′笉褰擄紝涔熶細瀵圭數瀛愪骇鍝佺殑鍙闈犳т骇鐢熶笉鍒╁奖鍝嶃

鍗板埗鐢佃矾鏉匡紝鍙堢О鍗板埛鐢佃矾鏉裤佸嵃鍒风嚎璺鏉匡紝绠绉板嵃鍒舵澘锛岃嫳鏂囩畝绉癙CB(printed circuit board )鎴朠WB(printed wiring board)锛屼互缁濈紭鏉夸负鍩烘潗锛屽垏鎴愪竴瀹氬昂瀵革紝鍏朵笂鑷冲皯闄勬湁涓涓瀵肩數鍥惧舰锛屽苟甯冩湁瀛旓紙濡傚厓浠跺瓟銆佺揣鍥哄瓟銆侀噾灞炲寲瀛旂瓑锛夛紝鐢ㄦ潵浠ｆ浛浠ュ線瑁呯疆鐢靛瓙鍏冨櫒浠剁殑搴曠洏锛屽苟瀹炵幇鐢靛瓙鍏冨櫒浠朵箣闂寸殑鐩镐簰杩炴帴銆 鐢变簬杩欑嶆澘鏄閲囩敤鐢靛瓙鍗板埛鏈鍒朵綔鐨勶紝鏁呰绉颁负鈥滃嵃鍒封濈數璺鏉裤

涔犳儻绉扳滃嵃鍒剁嚎璺鏉库濅负鈥滃嵃鍒剁數璺鈥濇槸涓嶇‘鍒囩殑锛屽洜涓哄湪鍗板埗鏉夸笂骞舵病鏈夆滃嵃鍒跺厓浠垛濊屼粎鏈夊竷绾裤 瀹冩槸閲嶈佺殑鐢靛瓙閮ㄤ欢锛屾槸鐢靛瓙鍏冨櫒浠剁殑鏀鎾戜綋銆
4.姹俻cb鐨勫熀纭鐭ヨ瘑
PCB璁捐″熀鏈姒傚康 1銆佲滃眰锛圠ayer锛 鈥濈殑姒傚康 涓庡瓧澶勭悊鎴栧叾瀹冭稿氳蒋浠朵腑涓哄疄鐜板浘銆佹枃銆佽壊褰╃瓑鐨勫祵濂椾笌鍚堟垚鑰屽紩鍏ョ殑鈥滃眰鈥濈殑姒傚康鏈夋墍鍚岋紝Protel鐨勨滃眰鈥濅笉鏄铏氭嫙鐨勶紝鑰屾槸鍗板埛鏉挎潗鏂欐湰韬瀹炲疄鍦ㄥ湪鐨勫悇閾滅當灞傘

鐜颁粖锛岀敱浜庣數瀛愮嚎璺鐨勫厓浠跺瘑闆嗗畨瑁呫傞槻骞叉壈鍜屽竷绾跨瓑鐗规畩瑕佹眰锛屼竴浜涜緝鏂扮殑鐢靛瓙浜у搧涓鎵鐢ㄧ殑鍗板埛鏉夸笉浠呮湁涓婁笅涓ら潰渚涜蛋绾匡紝鍦ㄦ澘鐨勪腑闂磋繕璁炬湁鑳借鐗规畩鍔犲伐鐨勫す灞傞摐绠旓紝渚嬪傦紝鐜板湪鐨勮＄畻鏈轰富鏉挎墍鐢ㄧ殑鍗版澘鏉愭枡澶氬湪4灞備互涓娿

杩欎簺灞傚洜鍔犲伐鐩稿硅緝闅捐屽ぇ澶氱敤浜庤剧疆璧扮嚎杈冧负绠鍗曠殑鐢垫簮甯冪嚎灞傦紙濡傝蒋浠朵腑鐨凣round Dever鍜孭ower Dever锛夛紝骞跺父鐢ㄥぇ闈㈢Н濉鍏呯殑鍔炴硶鏉ュ竷绾匡紙濡傝蒋浠朵腑鐨凟xternaI P1a11e鍜孎ill锛夈備笂涓嬩綅缃鐨勮〃闈㈠眰涓庝腑闂村悇灞傞渶瑕佽繛閫氱殑鍦版柟鐢ㄨ蒋浠朵腑鎻愬埌鐨勬墍璋撯滆繃瀛旓紙Via锛夆濇潵娌熼氥

鏈変簡浠ヤ笂瑙ｉ噴锛屽氨涓嶉毦鐞嗚В鈥滃氬眰鐒婄洏鈥濆拰鈥滃竷绾垮眰璁剧疆鈥濈殑鏈夊叧姒傚康浜嗐備妇涓绠鍗曠殑渚嬪瓙锛屼笉灏戜汉甯冪嚎瀹屾垚锛屽埌鎵撳嵃鍑烘潵鏃舵柟鎵嶅彂鐜板緢澶氳繛绾跨殑缁堢閮芥病鏈夌剨鐩橈紝鍏跺疄杩欐槸鑷宸辨坊鍔犲櫒浠跺簱鏃跺拷鐣ヤ簡鈥滃眰鈥濈殑姒傚康锛屾病鎶婅嚜宸辩粯鍒跺皝瑁呯殑鐒婄洏鐗规у畾涔変负鈥濆氬眰锛圡ulii涓Layer锛夌殑缂樻晠銆

瑕佹彁閱掔殑鏄锛屼竴鏃﹂夊畾浜嗘墍鐢ㄥ嵃鏉跨殑灞傛暟锛屽姟蹇呭叧闂閭ｄ簺鏈琚浣跨敤鐨勫眰锛屽厤寰楁児浜嬬敓闈炶蛋寮璺銆 2銆佽繃瀛旓紙Via锛 涓鸿繛閫氬悇灞備箣闂寸殑绾胯矾锛屽湪鍚勫眰闇瑕佽繛閫氱殑瀵肩嚎鐨勪氦姹囧勯捇涓婁竴涓鍏鍏卞瓟锛岃繖灏辨槸杩囧瓟銆

宸ヨ壓涓婂湪杩囧瓟鐨勫瓟澹佸渾鏌遍潰涓婄敤鍖栧︽矇绉鐨勬柟娉曢晙涓婁竴灞傞噾灞烇紝鐢ㄤ互杩為氫腑闂村悇灞傞渶瑕佽繛閫氱殑閾滅當锛岃岃繃瀛旂殑涓婁笅涓ら潰鍋氭垚鏅閫氱殑鐒婄洏褰㈢姸锛屽彲鐩存帴涓庝笂涓嬩袱闈㈢殑绾胯矾鐩搁氾紝涔熷彲涓嶈繛銆備竴鑸鑰岃█锛岃捐＄嚎璺鏃跺硅繃瀛旂殑澶勭悊鏈変互涓嬪師鍒欙細锛1锛夊敖閲忓皯鐢ㄨ繃瀛旓紝涓鏃﹂夌敤浜嗚繃瀛旓紝鍔″繀澶勭悊濂藉畠涓庡懆杈瑰悇瀹炰綋鐨勯棿闅欙紝鐗瑰埆鏄瀹规槗琚蹇借嗙殑涓闂村悇灞備笌杩囧瓟涓嶇浉杩炵殑绾夸笌杩囧瓟鐨勯棿闅欙紝濡傛灉鏄鑷鍔ㄥ竷绾匡紝鍙鍦ㄢ滆繃瀛旀暟閲忔渶灏忓寲鈥 锛 Via Minimiz8tion锛夊瓙鑿滃崟閲岄夋嫨鈥渙n鈥濋」鏉ヨ嚜鍔ㄨВ鍐炽

锛2锛夐渶瑕佺殑杞芥祦閲忚秺澶э紝鎵闇鐨勮繃瀛斿昂瀵歌秺澶э紝濡傜數婧愬眰鍜屽湴灞備笌鍏跺畠灞傝仈鎺ユ墍鐢ㄧ殑杩囧瓟灏辫佸ぇ涓浜涖 3銆佷笣鍗板眰锛圤verlay锛 涓烘柟渚跨數璺鐨勫畨瑁呭拰缁翠慨绛夛紝鍦ㄥ嵃鍒锋澘鐨勪笂涓嬩袱琛ㄩ潰鍗板埛涓婃墍闇瑕佺殑鏍囧織鍥炬堝拰鏂囧瓧浠ｅ彿绛夛紝渚嬪傚厓浠舵爣鍙峰拰鏍囩О鍊笺佸厓浠跺栧粨褰㈢姸鍜屽巶瀹舵爣蹇椼佺敓浜ф棩鏈熺瓑绛夈

涓嶅皯鍒濆﹁呰捐′笣鍗板眰鐨勬湁鍏冲唴瀹规椂锛屽彧娉ㄦ剰鏂囧瓧绗﹀彿鏀剧疆寰楁暣榻愮編瑙傦紝蹇界暐浜嗗疄闄呭埗鍑虹殑PCB鏁堟灉銆備粬浠璁捐＄殑鍗版澘涓婏紝瀛楃︿笉鏄琚鍏冧欢鎸′綇灏辨槸渚靛叆浜嗗姪鐒婂尯鍩熻鎶硅祳锛岃繕鏈夌殑鎶婂厓浠舵爣鍙锋墦鍦ㄧ浉閭诲厓浠朵笂锛屽傛ょ嶇嶇殑璁捐￠兘灏嗕細缁欒呴厤鍜岀淮淇甯︽潵寰堝ぇ涓嶄究銆

姝ｇ‘鐨勪笣鍗板眰瀛楃﹀竷缃鍘熷垯鏄锛氣濅笉鍑烘т箟锛岃佺紳鎻掗拡锛岀編瑙傚ぇ鏂光濄 4銆丼MD鐨勭壒娈婃 Protel灏佽呭簱鍐呮湁澶ч噺SMD灏佽咃紝鍗宠〃闈㈢剨瑁呭櫒浠躲

杩欑被鍣ㄤ欢闄や綋绉灏忓阀涔嬪栫殑鏈澶х壒鐐规槸鍗曢潰鍒嗗竷鍏冨紩鑴氬瓟銆傚洜姝わ紝閫夌敤杩欑被鍣ㄤ欢瑕佸畾涔夊ソ鍣ㄤ欢鎵鍦ㄩ潰锛屼互鍏嶁滀涪澶卞紩鑴氾紙Missing Pins锛夆濄

鍙﹀栵紝杩欑被鍏冧欢鐨勬湁鍏虫枃瀛楁爣娉ㄥ彧鑳介殢鍏冧欢鎵鍦ㄩ潰鏀剧疆銆 5銆佺綉鏍肩姸濉鍏呭尯锛圗xternal Plane 锛夊拰濉鍏呭尯锛團ill锛 姝ｅ備袱鑰呯殑鍚嶅瓧閭ｆ牱锛岀綉缁滅姸濉鍏呭尯鏄鎶婂ぇ闈㈢Н鐨勯摐绠斿勭悊鎴愮綉鐘剁殑锛屽～鍏呭尯浠呮槸瀹屾暣淇濈暀閾滅當銆

鍒濆﹁呰捐¤繃绋嬩腑鍦ㄨ＄畻鏈轰笂寰寰鐪嬩笉鍒颁簩鑰呯殑鍖哄埆锛屽疄璐ㄤ笂锛屽彧瑕佷綘鎶婂浘闈㈡斁澶у悗灏变竴鐩浜嗙劧浜嗐傛ｆ槸鐢变簬骞冲父涓嶅规槗鐪嬪嚭浜岃呯殑鍖哄埆锛屾墍浠ヤ娇鐢ㄦ椂鏇翠笉娉ㄦ剰瀵逛簩鑰呯殑鍖哄垎锛岃佸己璋冪殑鏄锛屽墠鑰呭湪鐢佃矾鐗规т笂鏈夎緝寮虹殑鎶戝埗楂橀戝共鎵扮殑浣滅敤锛岄傜敤浜庨渶鍋氬ぇ闈㈢Н濉鍏呯殑鍦版柟锛岀壒鍒鏄鎶婃煇浜涘尯鍩熷綋鍋氬睆钄藉尯銆佸垎鍓插尯鎴栧ぇ鐢垫祦鐨勭數婧愮嚎鏃跺挨涓哄悎閫傘

鍚庤呭氱敤浜庝竴鑸鐨勭嚎绔閮ㄦ垨杞鎶樺尯绛夐渶瑕佸皬闈㈢Н濉鍏呯殑鍦版柟銆 6銆佺剨鐩橈紙 Pad锛 鐒婄洏鏄疨CB璁捐′腑鏈甯告帴瑙︿篃鏄鏈閲嶈佺殑姒傚康锛屼絾鍒濆﹁呭嵈瀹规槗蹇借嗗畠鐨勯夋嫨鍜屼慨姝ｏ紝鍦ㄨ捐′腑鍗冪瘒涓寰嬪湴浣跨敤鍦嗗舰鐒婄洏銆

閫夋嫨鍏冧欢鐨勭剨鐩樼被鍨嬭佺患鍚堣冭檻璇ュ厓浠剁殑褰㈢姸銆佸ぇ灏忋佸竷缃褰㈠紡銆佹尟鍔ㄥ拰鍙楃儹鎯呭喌銆佸彈鍔涙柟鍚戠瓑鍥犵礌銆侾rotel鍦ㄥ皝瑁呭簱涓缁欏嚭浜嗕竴绯诲垪涓嶅悓澶у皬鍜屽舰鐘剁殑鐒婄洏锛屽傚渾銆佹柟銆佸叓瑙掋佸渾鏂瑰拰瀹氫綅鐢ㄧ剨鐩樼瓑锛屼絾鏈夋椂杩欒繕涓嶅熺敤锛岄渶瑕佽嚜宸辩紪杈戙

渚嬪傦紝瀵瑰彂鐑涓斿彈鍔涜緝澶с佺數娴佽緝澶х殑鐒婄洏锛屽彲鑷琛岃捐℃垚鈥滄唱婊寸姸鈥濓紝鍦ㄥぇ瀹剁啛鎮夌殑褰╃數PCB鐨勮岃緭鍑哄彉鍘嬪櫒寮曡剼鐒婄洏鐨勮捐′腑锛屼笉灏戝巶瀹舵ｆ槸閲囩敤鐨勮繖绉嶅舰寮忋備竴鑸鑰岃█锛岃嚜琛岀紪杈戠剨鐩樻椂闄や簡浠ヤ笂鎵璁茬殑浠ュ栵紝杩樿佽冭檻浠ヤ笅鍘熷垯锛 锛1锛夊舰鐘朵笂闀跨煭涓嶄竴鑷存椂瑕佽冭檻杩炵嚎瀹藉害涓庣剨鐩樼壒瀹氳竟闀跨殑澶у皬宸寮備笉鑳借繃澶э紱 锛2锛夐渶瑕佸湪鍏冧欢寮曡掍箣闂磋蛋绾挎椂閫夌敤闀跨煭涓嶅圭О鐨勭剨鐩樺線寰浜嬪崐鍔熷嶏紱 锛3锛夊悇鍏冧欢鐒婄洏瀛旂殑澶у皬瑕佹寜鍏冧欢寮曡剼绮楃粏鍒嗗埆缂栬緫纭瀹氾紝鍘熷垯鏄瀛旂殑灏哄告瘮寮曡剼鐩村緞澶0.2- 0.4姣绫炽

7銆佸悇绫昏啘锛圡ask锛 杩欎簺鑶滀笉浠呮槸PcB鍒朵綔宸ヨ壓杩囩▼涓蹇呬笉鍙灏戠殑锛岃屼笖鏇存槸鍏冧欢鐒婅呯殑蹇呰佹潯浠躲傛寜鈥滆啘鈥濇墍澶勭殑浣嶇疆鍙婂叾浣滅敤锛屸滆啘鈥濆彲鍒嗕负鍏冧欢闈锛堟垨鐒婃帴闈锛夊姪鐒婅啘锛圱Op or Bottom 鍜屽厓浠堕潰锛堟垨鐒婃帴闈锛夊拰闃荤剨鑶滐紙TOp or BottomPaste Mask锛変袱绫汇

椤惧悕鎬濅箟锛屽姪鐒婅啘鏄娑備簬鐒婄洏涓婏紝鎻愰珮鍙鐒婃ц兘鐨勪竴灞傝啘锛屼篃灏辨槸鍦ㄧ豢鑹叉澘瀛愪笂姣旂剨鐩樼暐澶х殑鍚勬祬鑹插渾鏂戙傞樆鐒婅啘鐨勬儏鍐垫ｅソ鐩稿弽锛屼负浜嗕娇鍒舵垚鐨勬澘瀛愰傚簲娉㈠嘲鐒婄瓑鐒婃帴褰㈠紡锛岃佹眰鏉垮瓙涓婇潪鐒婄洏澶勭殑閾滅當涓嶈兘绮橀敗锛屽洜姝ゅ湪鐒婄洏浠ュ栫殑鍚勯儴浣嶉兘瑕佹秱瑕嗕竴灞傛秱鏂欙紝銆

5. 浠涔堟槸FDC绾胯矾鏉匡紵

FDC绾胯矾鏉挎槸涓绉嶇壒娈婄被鍨嬬殑PCB鐢佃矾鏉裤侳DC浠ｈ〃"Flexible Display Circuit"锛屽嵆鏌旀ф樉绀虹數璺銆傚畠鏄涓烘煍鎬ф樉绀鸿惧囪捐″拰鍒堕犵殑涓撶敤绾胯矾鏉裤侳DC绾胯矾鏉块噰鐢ㄦ煍鎬у熀鏉愶紝濡傝仛閰钖勮啘鎴栬仛閰颁簹鑳鸿杽鑶滐紝鍏锋湁楂樺害鏌旈煣鎬у拰寮鏇叉ц兘锛屽彲浠ラ傚簲澶嶆潅鐨勫集鎶樺拰寮鏇插舰鐘躲

FDC绾胯矾鏉块氬父鐢ㄤ簬鐢靛瓙浜у搧涓鐨勬煍鎬ф樉绀洪儴浠讹紝濡傛煍鎬ф樉绀哄睆骞曘佹煍鎬х數瀛愭爣绛剧瓑銆傜浉姣斾紶缁熺殑鍒氭х嚎璺鏉匡紝FDC绾胯矾鏉垮彲浠ユ洿濂藉湴閫傚簲鏇查潰鎴栧集鏇茬殑褰㈢姸瑕佹眰锛屽苟涓斿湪绌洪棿闄愬埗杈冨ぇ鐨勮惧囦腑鏇村叿鐏垫椿鎬с傝繖浣垮緱FDC绾胯矾鏉垮湪鍙绌挎埓璁惧囥佹櫤鑳芥墜鏈恒佸钩鏉跨數鑴戝拰姹借溅鏄剧ず绯荤粺绛夐嗗煙涓寰楀埌骞挎硾搴旂敤銆